123,123,123

基于6LoWPAN的光伏匯流箱監(jiān)測(cè)系統(tǒng)設(shè)計(jì)[嵌入式技術(shù)][其他]

針對(duì)傳統(tǒng)匯流箱監(jiān)測(cè)系統(tǒng)布線復(fù)雜、可擴(kuò)展性差和成本高等缺點(diǎn)，以TI公司的CC2530作為硬件核心平臺(tái)，設(shè)計(jì)了一套基于6LoWPAN無線傳感網(wǎng)絡(luò)技術(shù)的光伏匯流箱監(jiān)測(cè)系統(tǒng)，通過C#.NET和SQL Sever2008開發(fā)了上位機(jī)監(jiān)測(cè)平臺(tái)。該匯流箱監(jiān)測(cè)系統(tǒng)具有免布線、低成本和人機(jī)交互流暢等優(yōu)點(diǎn)。搭建了一個(gè)包含5個(gè)監(jiān)測(cè)節(jié)點(diǎn)、1個(gè)邊界網(wǎng)關(guān)和一臺(tái)PC服務(wù)器的測(cè)試網(wǎng)絡(luò)。實(shí)驗(yàn)結(jié)果表明，該6LoWPAN監(jiān)測(cè)系統(tǒng)實(shí)現(xiàn)了對(duì)匯流箱電能參數(shù)的實(shí)時(shí)監(jiān)測(cè)和管理，其可靠性和穩(wěn)定性能夠滿足光伏匯流箱監(jiān)測(cè)系統(tǒng)的要求，具有較高應(yīng)用價(jià)值。

發(fā)表于：2017/12/21 13:22:00

基于FPGA和ARM的虛擬軟盤實(shí)現(xiàn)[嵌入式技術(shù)][其他]

提出一種基于FPGA和ARM的虛擬軟盤實(shí)現(xiàn)方案。在FPGA上實(shí)現(xiàn)并行CRC運(yùn)算、MFM編解碼，將存儲(chǔ)芯片SRAM虛擬成1.44 MB軟盤進(jìn)行數(shù)據(jù)訪問，通過臺(tái)式機(jī)實(shí)現(xiàn)對(duì)虛擬軟盤的鏡像制作、文件讀寫、格式化、制作啟動(dòng)盤等操作；ARM通過SPI接口實(shí)現(xiàn)與FPGA的數(shù)據(jù)通信，并且在ARM上搭建UDP服務(wù)器，實(shí)現(xiàn)局域網(wǎng)內(nèi)設(shè)備對(duì)虛擬軟盤的狀態(tài)、數(shù)據(jù)進(jìn)行讀寫訪問。

發(fā)表于：2017/12/20 11:08:00

基于K64機(jī)械臂控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[嵌入式技術(shù)][其他]

機(jī)械臂被廣泛應(yīng)用，其結(jié)合不同末端工具來完成特定功能。機(jī)械臂的合理使用能大大解放人力，代替人們完成一些重復(fù)枯燥或危險(xiǎn)的工作。針對(duì)自行設(shè)計(jì)的三自由度機(jī)械臂，提出一種專用的嵌入式控制系統(tǒng)。該控制系統(tǒng)以K64為核心控制板，MQX_Lite為操作系統(tǒng)，通過與上位機(jī)的通信解析相關(guān)命令，計(jì)算相應(yīng)關(guān)節(jié)旋轉(zhuǎn)角度，多任務(wù)并發(fā)執(zhí)行。通過實(shí)驗(yàn)驗(yàn)證，該系統(tǒng)運(yùn)行平穩(wěn)高效，具有很強(qiáng)的應(yīng)用價(jià)值。

發(fā)表于：2017/12/20 10:57:00

基于STM32-OCV法的純電動(dòng)汽車剩余里程預(yù)測(cè)[嵌入式技術(shù)][汽車電子]

純電動(dòng)汽車的剩余里程精準(zhǔn)實(shí)時(shí)預(yù)測(cè)是動(dòng)力電池能量管理系統(tǒng)(BMS)研究的重要領(lǐng)域之一。為解決其預(yù)測(cè)時(shí)誤差大、自適應(yīng)性差和數(shù)學(xué)建模復(fù)雜的難點(diǎn)，利用優(yōu)化開路電壓法，在電池包靜止足夠長和荷電狀態(tài)較大階段時(shí)預(yù)測(cè)荷電狀態(tài)初值，并及時(shí)更新標(biāo)準(zhǔn)里程SN和標(biāo)準(zhǔn)準(zhǔn)容量SOCN使其具有自適應(yīng)性，消除累積誤差，然后把坡度參數(shù)、非必要能耗設(shè)備容量參數(shù)轉(zhuǎn)化為里程參數(shù)，最后建立優(yōu)化OCV法數(shù)學(xué)模型及設(shè)計(jì)STM32硬件來預(yù)測(cè)剩余里程，利用EV-1型純電動(dòng)車試驗(yàn)記錄測(cè)試值與預(yù)測(cè)值比較，其最大相對(duì)誤差為5.2%，預(yù)測(cè)精度較現(xiàn)有其他方法有明顯提高。

發(fā)表于：2017/12/19 10:27:00

基于SoC的信號(hào)跨時(shí)鐘域傳輸驗(yàn)證方法研究[嵌入式技術(shù)][其他]

在SoC信號(hào)跨時(shí)鐘域傳輸時(shí)，有可能會(huì)產(chǎn)生亞穩(wěn)態(tài)等問題。到目前為止，對(duì)信號(hào)跨時(shí)鐘域傳輸還沒有一套完整且通用的驗(yàn)證方法。因此，在傳統(tǒng)SoC設(shè)計(jì)和驗(yàn)證仿真工具的基礎(chǔ)上，形成了關(guān)于信號(hào)跨時(shí)鐘域傳輸?shù)囊徽昨?yàn)證方法。其中包括CDC結(jié)構(gòu)分析、基于斷言的CDC協(xié)議驗(yàn)證、亞穩(wěn)態(tài)注入分析三部分。通過此套方法可以在設(shè)計(jì)初期發(fā)現(xiàn)設(shè)計(jì)中的缺陷，提高設(shè)計(jì)的可靠性。

發(fā)表于：2017/12/19 10:19:00

高頻數(shù)字抽取濾波器的設(shè)計(jì)[模擬設(shè)計(jì)][其他]

設(shè)計(jì)了采樣頻率為640 MHz、過采樣率為64的高頻數(shù)字抽取濾波器。該數(shù)字抽取濾波器由CIC（Cascaded Integrator Comb）濾波器（降16倍）、CIC補(bǔ)償濾波器（降2倍）和半帶濾波器（降2倍）組成。為了實(shí)現(xiàn)高頻工作，CIC濾波器采用兩級(jí)結(jié)構(gòu)，第一級(jí)采用多相分解技術(shù)，使大部分結(jié)構(gòu)工作在較低時(shí)鐘頻率下，極大地降低了CIC的功耗，第二級(jí)采用傳統(tǒng)結(jié)構(gòu)。CIC補(bǔ)償濾波器使信號(hào)通帶平坦，半帶濾波器滿足了阻帶的衰減要求。為了驗(yàn)證數(shù)字濾波器的性能，搭建了四階前饋—反饋結(jié)構(gòu)ΣΔ調(diào)制器，作為數(shù)字抽取濾波器的輸入，最終在輸入信號(hào)頻率為0.5 MHz時(shí)，數(shù)字抽取濾波器輸出的信噪比為97.40 dB。

發(fā)表于：2017/12/18 11:49:00

基于FPGA的并串轉(zhuǎn)換電路硬件實(shí)現(xiàn)[可編程邏輯][其他]

并串轉(zhuǎn)換電路在通信接口中具有廣泛的應(yīng)用，可編程邏輯陣列由于具備靈活、可重構(gòu)等特點(diǎn)非常適應(yīng)于并串轉(zhuǎn)換硬件電路的實(shí)現(xiàn)。為了解決硬件電路結(jié)構(gòu)中資源與性能的矛盾，分析比較了移位寄存器、計(jì)數(shù)器與組合邏輯條件判定三種不同的并串轉(zhuǎn)換硬件電路結(jié)構(gòu)，并通過設(shè)計(jì)仿真對(duì)其進(jìn)行了功能驗(yàn)證和性能評(píng)估。實(shí)驗(yàn)結(jié)果表明采用移位寄存器的實(shí)現(xiàn)方法具有最優(yōu)的速度性能，采用計(jì)數(shù)器的實(shí)現(xiàn)方法具有最優(yōu)的性價(jià)比，采用組合邏輯條件判定的實(shí)現(xiàn)方法具有最少的寄存器資源消耗，可根據(jù)實(shí)際應(yīng)用需求合理選擇并串轉(zhuǎn)換硬件電路實(shí)現(xiàn)方式。

發(fā)表于：2017/12/18 11:37:00

標(biāo)準(zhǔn)芯片單元可連通性的檢測(cè)方法[模擬設(shè)計(jì)][其他]

介紹了一種標(biāo)準(zhǔn)芯片單元可連通性的檢測(cè)方法，可以有效檢測(cè)標(biāo)準(zhǔn)芯片單元的可連通性，在布局布線階段之前，改進(jìn)標(biāo)準(zhǔn)單元的版圖，或者增加布局布線的約束條件，從而保證標(biāo)準(zhǔn)芯片單元的設(shè)計(jì)對(duì)布局布線的友好性。通過對(duì)標(biāo)準(zhǔn)芯片單元的檢測(cè)和改進(jìn)，可以有效提高芯片的整體可連通性，從而節(jié)約布局布線階段的工作時(shí)間，減少開發(fā)周期，提高芯片良率。本方法可以實(shí)現(xiàn)標(biāo)準(zhǔn)芯片單元庫的全覆蓋檢測(cè)，通過優(yōu)化算法，可以在盡可能減少芯片測(cè)試工作量的前提下，實(shí)現(xiàn)90%以上的隨機(jī)場(chǎng)景再現(xiàn)。通過在不同技術(shù)節(jié)點(diǎn)標(biāo)準(zhǔn)芯片單元檢測(cè)中的應(yīng)用，有效地捕獲了標(biāo)準(zhǔn)芯片單元連通性的問題，在數(shù)字后端布局布線之前，改進(jìn)或阻止了可能出現(xiàn)的不友好場(chǎng)景，提升了芯片后端設(shè)計(jì)的效率。

發(fā)表于：2017/12/15 14:12:00

基于FPGA的多模式數(shù)字匹配濾波器的設(shè)計(jì)與實(shí)現(xiàn)[可編程邏輯][汽車電子]

數(shù)字匹配濾波器（DMF）是直接序列擴(kuò)頻（DSSS）通信系統(tǒng)的關(guān)鍵部件，采用FPGA設(shè)計(jì)數(shù)字匹配濾波器可以獲得更高的系統(tǒng)性能。首先介紹了數(shù)字匹配濾波器的原理，然后闡述了多模式DMF的設(shè)計(jì)原理，在同一個(gè)直接序列擴(kuò)頻通信系統(tǒng)的接收端集成多種模式，實(shí)現(xiàn)對(duì)多種擴(kuò)頻比擴(kuò)頻信號(hào)的解擴(kuò)，提高通信系統(tǒng)的性能。在此基礎(chǔ)上，通過MATLAB仿真驗(yàn)證其有效性，最后給出了FPGA實(shí)現(xiàn)的過程和結(jié)果。

發(fā)表于：2017/12/15 14:00:00

基于DDS技術(shù)的雜散抑制和正弦信號(hào)源的實(shí)現(xiàn)[嵌入式技術(shù)][其他]

依據(jù)直接數(shù)字頻率合成技術(shù)（DDS）工作原理，在simulink軟件搭建系統(tǒng)仿真模型輸出正弦信號(hào)，在此基礎(chǔ)上實(shí)現(xiàn)了兩種壓縮ROM查詢表數(shù)據(jù)量的方法來抑制雜散波，并把這兩種壓縮方法相結(jié)合使得壓縮比達(dá)到了1:42.67，有效減少了查詢表的規(guī)模，降低了對(duì)DDS資源的占用。另一方面提出了一種基于DDS芯片AD9851和AT89S52單片機(jī)的正弦信號(hào)源設(shè)計(jì)方案，給出了該方案的相關(guān)硬件接口和軟件程序，經(jīng)過對(duì)實(shí)際PCB板的測(cè)試，實(shí)現(xiàn)了1 Hz～50 MHz的正弦信號(hào)輸出，該正弦信號(hào)源可應(yīng)用在不同的高頻領(lǐng)域。

發(fā)表于：2017/12/14 13:10:00