摘  要： 提出了一種可用于標(biāo)準(zhǔn)CMOS工藝下且具有二階溫度補(bǔ)償電路的帶隙基準(zhǔn)源。所采用的PTAT2電流電路是利用了飽和區(qū)MOSFET的電流特性產(chǎn)生的，具有完全可以與標(biāo)準(zhǔn)CMOS工藝兼容的優(yōu)點(diǎn)。針對(duì)在該工藝和電源電壓下傳統(tǒng)的啟動(dòng)電路難以啟動(dòng)的問(wèn)題，引入了一個(gè)電阻，使其可以正常啟動(dòng)?；鶞?zhǔn)核心電路中的共源共柵結(jié)構(gòu)和串聯(lián)BJT管有效地提高了電源抑制比，降低了溫度系數(shù)?；赥SMC 0.35 μｍ CMOS工藝運(yùn)用HSPICE軟件進(jìn)行了仿真驗(yàn)證。仿真結(jié)果表明，在3.3 V供電電壓下，輸出基準(zhǔn)電壓為1.225 4 V，溫度系數(shù)為2.91×10-6V/℃，低頻的電源抑制比高達(dá)96 dB，啟動(dòng)時(shí)間為7 μs。
關(guān)鍵詞： CMOS帶隙基準(zhǔn)源；溫度系數(shù)；電源抑制比

　帶隙基準(zhǔn)源通常是模擬混合電路設(shè)計(jì)中重要的組成模塊，主要應(yīng)用于存儲(chǔ)器、模數(shù)／數(shù)模轉(zhuǎn)換電路、電源管理、振蕩器等電路中，為其提供高穩(wěn)定性的參考電壓，對(duì)系統(tǒng)的性能起著至關(guān)重要的作用。隨著半導(dǎo)體技術(shù)的發(fā)展，尤其是系統(tǒng)集成（SoC）技術(shù)的發(fā)展，CMOS工藝[1-2]具有高集成度和低壓、低功耗的優(yōu)勢(shì)，使得標(biāo)準(zhǔn)CMOS工藝下的帶隙基準(zhǔn)源得到了廣泛的應(yīng)用。研究和設(shè)計(jì)高性能的CMOS帶隙基準(zhǔn)源成為了現(xiàn)今集成電路設(shè)計(jì)中的一種發(fā)展趨勢(shì)。
　本文設(shè)計(jì)CMOS帶隙基準(zhǔn)源時(shí)引入二階溫度補(bǔ)償技術(shù)。采用了折疊式的共源共柵自偏置二級(jí)運(yùn)放，核心電路運(yùn)用雙層PMOS管疊加結(jié)構(gòu)，增大電路的PSRR。通過(guò)PNP管的串聯(lián)，降低了失調(diào)電壓對(duì)CMOS帶隙基準(zhǔn)源輸出參考電壓的影響。最后通過(guò)產(chǎn)生與溫度成平方關(guān)系的PTAT2電流，在一階溫度補(bǔ)償?shù)幕A(chǔ)上對(duì)基準(zhǔn)源進(jìn)行二階溫度補(bǔ)償，最終降低了CMOS帶隙基準(zhǔn)源的溫度系數(shù)。圖1為帶二階溫度補(bǔ)償?shù)腃MOS帶隙基準(zhǔn)電壓源的整體電路圖。
1 帶隙基準(zhǔn)電路設(shè)計(jì)
1.1 二級(jí)運(yùn)放與CMOS帶隙基準(zhǔn)核心電路
　如圖1所示，整個(gè)二級(jí)運(yùn)放[3]由M5~M20和R1~R3、C1構(gòu)成。它在電路中用來(lái)鉗制核心電路中兩點(diǎn)的電位，從而產(chǎn)生對(duì)基準(zhǔn)的一階溫度補(bǔ)償。運(yùn)放的第一級(jí)由M5~M18和R1、R2組成，M5、M6管作為運(yùn)放的差分輸入端，除了能夠有效地抑制溫漂，還能獲得優(yōu)良的噪聲。電阻R1、R2可為運(yùn)放的共源共柵管M11~M18提供偏置電壓，同時(shí)折疊式共源共柵結(jié)構(gòu)可有效地增大運(yùn)放的增益。運(yùn)放第二級(jí)由M19和M20組成。這種采用PMOS管輸入電流源負(fù)載的共源輸出級(jí)方式可以增大運(yùn)放的輸出電壓擺幅。在兩級(jí)之間串聯(lián)了電容C1和電阻R3，對(duì)運(yùn)放所產(chǎn)生的主次極點(diǎn)和零點(diǎn)進(jìn)行偏移，使系統(tǒng)更加穩(wěn)定。

　CMOS帶隙基準(zhǔn)的核心電路是由圖1中Q1~Q5、M21~M30、R5、R6組成的，本文在傳統(tǒng)Kuijk結(jié)構(gòu)[4]單排PMOS管的基礎(chǔ)上，新增加的M25~M28、M30的結(jié)構(gòu)[5]可以有效地增大電路的PSRR。使用串聯(lián)的PNP管結(jié)構(gòu)[2]減小了由運(yùn)放失配引起的失調(diào)電壓VOS對(duì)輸出帶隙基準(zhǔn)電壓的影響。
根據(jù)放大器的虛短虛斷[2]原理，傳統(tǒng)Kuijk結(jié)構(gòu)經(jīng)過(guò)一階溫度補(bǔ)償后輸出基準(zhǔn)電壓為[4]：
　
　
1.2 帶偏置電路的啟動(dòng)電路
　圖1中的M1~M4和R4構(gòu)成了偏置電路[2]，為M5提供偏置電壓。在偏置電路中，M3的漏極存在一個(gè)“簡(jiǎn)并”偏置點(diǎn)的問(wèn)題，為了解決這個(gè)問(wèn)題，引入了啟動(dòng)電路。啟動(dòng)電路由M41、M42、M43、C2、R7構(gòu)成，啟動(dòng)電路中M42與M43組成了一個(gè)反相器，由于電源電壓過(guò)高，因此引入了一個(gè)電阻R7，有效地降低了M42的源極點(diǎn)的電位，從而保證了反相器能夠正常工作。當(dāng)電源剛上電時(shí)，對(duì)C2進(jìn)行短暫的充電，反相器的輸入信號(hào)為零時(shí)，則反相器輸出為高電平，此時(shí)M41會(huì)導(dǎo)通并產(chǎn)生電流，整個(gè)電路導(dǎo)通；當(dāng)整個(gè)電路啟動(dòng)完成后，反相器的輸出為零，M41處于截止區(qū)，啟動(dòng)電路處于關(guān)斷狀態(tài)，不再作用于其他電路，啟動(dòng)過(guò)程結(jié)束。
1.3 IPTAT2產(chǎn)生電路
　在圖1中，所設(shè)計(jì)的IPTAT2產(chǎn)生電路[7]是由M31~M40組成的，M31為其提供IPTAT，M32和M33通過(guò)設(shè)定管子的寬長(zhǎng)比來(lái)為IPTAT2產(chǎn)生電路提供成比例的偏置電流，M32~M38和M40產(chǎn)生IPTAT2電路。工作于飽和區(qū)的MOSFET管的飽和電流可表示為[2]：

其中，μ為截流子的有效遷移率，Cox為單位面積柵氧化層電容，W為溝通寬度，L為溝道長(zhǎng)度，VGS為棚極電壓，VTH為閾值電壓。根據(jù)式（5）和基爾霍夫電流定律，經(jīng)過(guò)計(jì)算導(dǎo)出M38可以產(chǎn)生一個(gè)與溫度成平方關(guān)系的IPTAT2，M38通過(guò)電流鏡傳送一定比例的電流至M39，可以通過(guò)調(diào)節(jié)管M32、M33、M38、M39的寬長(zhǎng)比來(lái)調(diào)節(jié)IPTAT2電流的大小，再將M39的電流接至CMOS帶隙基準(zhǔn)電壓源輸出端，使得IPTAT與IPTAT2相加進(jìn)行補(bǔ)償，最終將溫度系數(shù)盡可能地降至最低，達(dá)到二階溫度補(bǔ)償?shù)男Ч?br /> 2 電路HSPICE仿真
　本文設(shè)計(jì)的CMOS帶隙基準(zhǔn)源電路采用TSMC 0.35 μｍ CMOS工藝，在3.3 V供電電壓下，用HSPICE對(duì)本文提出的CMOS帶隙基準(zhǔn)電路進(jìn)行仿真。圖2所示為運(yùn)放的仿真曲線。當(dāng)共模電壓為2 V、溫度為25℃時(shí)，電路的直流開環(huán)增益為121 dB，單位增益帶寬為18.4 MHz，相位裕度為60°。圖3所示為當(dāng)在電源端加一階躍信號(hào)時(shí)電路的啟動(dòng)時(shí)間曲線，曲線表明，當(dāng)電源從在0 μs的0 V變?yōu)?0 μs的3.3 V時(shí)，電路的啟動(dòng)時(shí)間為7 μs。圖4所示為電路的電源抑制比曲線，結(jié)果顯示，溫度為25℃時(shí)，在3.3 V的電源電壓下，此電路的PSRR為96 dB。圖5為一階和二階溫度補(bǔ)償曲線，結(jié)果顯示，在3.3 V的電源電壓下，溫度從-20℃~120℃掃描，可計(jì)算出經(jīng)過(guò)一階溫度補(bǔ)償后的溫度系數(shù)為10.92×10-6V/℃，經(jīng)過(guò)二階溫度補(bǔ)償后的溫度系數(shù)為2.91×10-6V/℃。顯然，經(jīng)過(guò)二階溫度補(bǔ)償后的溫度系數(shù)有了大幅度的降低，提高了基準(zhǔn)的穩(wěn)定性。

　本文設(shè)計(jì)了一種產(chǎn)生PTAT2電流的二階溫度補(bǔ)償CMOS帶隙基準(zhǔn)源電路，克服了傳統(tǒng)二階溫度補(bǔ)償不能與標(biāo)準(zhǔn)CMOS工藝兼容的問(wèn)題。HSPICE仿真結(jié)果表明，在3.3 V電源電壓下，電路具有較低的溫度系數(shù)和較高的電源抑制比，作為基準(zhǔn)源電路可應(yīng)用于系統(tǒng)集成芯片（SoC）中。
參考文獻(xiàn)
[1] 幸新鵬，李東梅，王志華.CMOS帶隙基準(zhǔn)源研究現(xiàn)狀[J].微電子學(xué)，2008，38（1）：58-63.
[2] 畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，程軍，張瑞智，譯.西安：西安交通大學(xué)出版社，2003.
[3] 朱治鼎，彭曉宏，呂本強(qiáng)，等.高性能折疊式共源共柵運(yùn)算放大器[J].微電子學(xué)，2012，42（2）：146-149.
[4] KUJIK K E. A precision reference voltage source[J]. IEEE J. of Solid-State Circuits， 1973，8（3）：222-226.
[5] 李新，洪婷，高加亭.高精度低溫度系數(shù)帶隙基準(zhǔn)電壓源的設(shè)計(jì)[J].微處理機(jī)，2009，30（5）：13-15.
[6] RINCON-MORA G A. Voltage references from Diodes to precision high-order bandgap circuits[C]. IEEE Press， Wiley Interscience， 2002.
[7] 李沁蓮.基于襯底驅(qū)動(dòng)的CMOS帶隙基準(zhǔn)電壓源的分析與設(shè)計(jì)[D].成都：西南交通大學(xué)，2011.