2 月 21 日消息，分析師 @jukan05 今日轉(zhuǎn)發(fā)了一份關(guān)于英特爾 Panther Lake 的深度技術(shù)分析報(bào)告，揭示了首款基于 Intel 18A 制程工藝的 CPU 產(chǎn)品的關(guān)鍵設(shè)計(jì)參數(shù)。
這份報(bào)告通過對芯片物理實(shí)現(xiàn)的詳細(xì)拆解，呈現(xiàn)了 18A 工藝在初期量產(chǎn)階段的真實(shí)技術(shù)面貌，同時(shí)也勾勒出英特爾未來 14A 工藝的技術(shù)演進(jìn)路徑。
核心尺寸與單元設(shè)計(jì)
Panther Lake 芯片的裸晶圓尺寸（Die size）約為 110mm2，芯片內(nèi)所有區(qū)域，包括邏輯芯片和 SRAM 芯片，均采用了高性能（HP）庫，而非通常用于提高密度的高密度（HD）庫。
具體而言，邏輯芯片部分采用 G50H180 規(guī)格，SRAM 芯片面積為 0.023μm2，這與英特爾此前披露的信息一致。
在金屬層間距上，其最小金屬間距（M0）為 36nm。盡管 Intel 18A 宣稱可實(shí)現(xiàn) 32nm 的 M0 間距，但這僅適用于 HD 庫（對應(yīng) H160）。
與業(yè)界常見的 HD / HP 同間距但晶體管數(shù)量不同的做法不同，18A 的 HD 和 HP 庫均維持 5 個(gè)鰭片，但 HD 庫采用 32nm 間距，而 HP 庫則為 36nm 間距。
在金屬層方面，前端（FS）共有 15 層金屬層，后端（BS）共有 6 層金屬層，其中 BM5 層實(shí)質(zhì)上可視為 RDL（重分布層）。
GAA 間距與背面供電的妥協(xié)
GAA 全環(huán)繞柵極晶體管的間距是衡量工藝先進(jìn)性的關(guān)鍵指標(biāo)。Panther Lake 的邏輯最小柵極間距為 76nm，而 SRAM 位線間距為 52nm，兩者之間存在顯著差異。這一差異背后則是技術(shù)的權(quán)衡取舍。
關(guān)于 Power Via 背面供電技術(shù)，英特爾此前已說明 18A 的 SRAM 并未采用 Power Via 方案。18A 的 Power Via 技術(shù)是在 GAA 結(jié)構(gòu)之間插入電源通孔，將背面供電連接至前端中段金屬層（MEOL）接觸層，并向源極提供電力。但是，這要求 GAA 間距必須足夠大，否則 Power Via 無法通過。
按照業(yè)內(nèi)普遍認(rèn)知，若要在 SRAM 單元中實(shí)現(xiàn) Power Via，僅插入 NN 間距一項(xiàng)就需將單元高度增加 1.1 倍。報(bào)告指出，雖然英特爾官方解釋是背面供電對 SRAM 提供的收益不明顯，但根本原因其實(shí)在于技術(shù)限制。
好消息是，這一限制有望在 14A 節(jié)點(diǎn)得到解決。14A 將改用 BSCON 技術(shù)，直接從背面連接到晶體管的源極端子，從而擺脫 GAA 間距的約束。這意味著，14A 的 SRAM 是具備采用 Power Via 技術(shù)能力的。
在材料層面，18A 的 MEOL（中段制程）接觸孔以及 BEOL（后段制程）的 V0/V1 層仍采用鎢，而非此前傳聞中的鉬。M0 金屬層則采用銅。分析認(rèn)為，英特爾計(jì)劃在 14A 節(jié)點(diǎn)引入鉬，但 14A 的 M0 間距仍然較大，僅略小于 18A，因此目前尚無必要采用釕。
除此之外，18A 的 GAA 結(jié)構(gòu)已配備內(nèi)部間隔層（Inner Spacer）。相比之下，三星的 SF3 工藝直到 SF2 節(jié)點(diǎn)才引入該結(jié)構(gòu)，這凸顯了不同代工廠在技術(shù)成熟度上的差異。
在產(chǎn)能與良率方面，報(bào)告提到，Panther Lake 目前仍處于良率爬坡階段，且當(dāng)前產(chǎn)品全部采用相對更易制造的 HP 庫。分析認(rèn)為，先不考慮英特爾承諾的 32nm 間距，僅從當(dāng)前量產(chǎn)產(chǎn)品來看，即使在 36nm 上，良率穩(wěn)定仍需一些時(shí)日。
報(bào)告提到，18A 邏輯 GAA 間距達(dá) 76nm，甚至遠(yuǎn)大于中芯國際 N+3 工藝的 32nm 鰭片間距。這印證了一個(gè)觀點(diǎn)：GAA 工藝本身與光刻設(shè)備的關(guān)聯(lián)度有限，甚至在光刻設(shè)備受限時(shí)，反而可通過 GAA 來放寬間距要求。然而，即便擁有這種便利，英特爾要想實(shí)現(xiàn)穩(wěn)定的量產(chǎn)工藝仍非易事。半導(dǎo)體的難度遠(yuǎn)不止于光刻機(jī)，極紫外光刻僅是入場券，真正的競爭在于蝕刻、沉積、清洗等更難的工藝整合能力，而這正是臺積電領(lǐng)先于英特爾和三星的核心領(lǐng)域。
