《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 模拟设计 > 设计应用 > 一种基带芯片抗温漂时钟控制方法及实现
一种基带芯片抗温漂时钟控制方法及实现
电子技术应用
卢海涛
西安晶汇芯半导体科技有限公司
摘要： 针对多模基带芯片在空闲态下因32 kHz时钟温漂导致网络时基跟踪误差过大的技术难题，提出一种融合高频时钟延长校准、两级PLL级联架构及硬件自动切换机制的时钟控制方案。通过高频校准单元协同时间处理单元（TPU）与睡眠模块（LPM），在空闲态维持高频时钟工作以动态校准32 kHz时钟温漂，并利用两级PLL级联生成高精度基准时钟，结合硬件电路实现高低频时钟的无毛刺切换。
關(guān)鍵詞： 多模 温漂 校准 协议栈 寻呼接收
中圖分類號：TN402 文獻(xiàn)標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.256917
中文引用格式： 盧海濤. 一種基帶芯片抗溫漂時鐘控制方法及實現(xiàn)[J]. 電子技術(shù)應(yīng)用，2026，52(2)：35-38.
英文引用格式： Lu Haitao. Method and implementation of clock control for baseband chip against temperature drift[J]. Application of Electronic Technique，2026，52(2)：35-38.
Method and implementation of clock control for baseband chip against temperature drift
Lu Haitao
Xi'an Jinghuixin Semiconductor Technology Co.， Ltd.
Abstract： To address the technical challenge of excessive network timebase tracking error caused by 32 kHz clock temperature drift in the idle state of multi-mode baseband chips, this paper proposes a clock control scheme integrating high-frequency clock extended calibration, two-stage PLL cascade architecture, and hardware automatic switching mechanism. The high-frequency calibration unit collaborates with the Time Processing Unit (TPU) and Low Power Mode (LPM) module to maintain the operation of high-frequency clocks in the idle state for dynamic calibration of 32 kHz clock temperature drift. Meanwhile, the two-stage PLL cascade is utilized to generate high-precision reference clocks, and hardware circuits are employed to achieve glitch-free switching between high and low-frequency clocks.
Key words : multi-mode；temperature drift；calibration；protocol stack；paging reception；dynamic switching；network timebase

引言

在現(xiàn)代無線通信終端芯片設(shè)計中，時鐘系統(tǒng)的穩(wěn)定性是保障網(wǎng)絡(luò)同步與數(shù)據(jù)傳輸可靠性的核心要素。多模基帶芯片在空閑態(tài)時，物理層PHY核完成尋呼接收后通常關(guān)閉高頻時鐘，僅依靠32 kHz低頻時鐘進(jìn)行網(wǎng)絡(luò)時基跟蹤。然而32 kHz時鐘受溫度漂移影響顯著，其頻率抖動較大，導(dǎo)致睡眠期間時基計數(shù)偏差不斷累積，喚醒后加載的時基值與網(wǎng)絡(luò)側(cè)同步信息差異過大，終端搜索服務(wù)小區(qū)成功率過低，用戶體驗不好。本文通過延長空閑態(tài)的高頻時鐘工作周期，使校準(zhǔn)因子(高頻時鐘與32 kHz比值)更加接近實際情況，這樣就能克服溫漂并能取得較好的校準(zhǔn)效果，不僅能實時搜到小區(qū)，而且能降低功耗，用戶體驗佳，產(chǎn)品有一定競爭力。

主要技術(shù)路線如下：

（1）高頻時鐘延長校準(zhǔn)：在空閑態(tài)有限延長高頻時鐘工作周期，利用高頻時鐘與32 kHz時鐘的頻率比值動態(tài)校準(zhǔn)溫漂。

（2）兩級PLL級聯(lián)架構(gòu)：通過第一級PLL生成超穩(wěn)基準(zhǔn)時鐘，第二級PLL倍頻輸出高精度工作時鐘，從源頭提升時鐘基準(zhǔn)精度。

（3）硬件自動切換機(jī)制：系統(tǒng)發(fā)出PLL控制指令后，由硬件電路完成時鐘源無縫切換，避免軟件干預(yù)引入的時序抖動。并通過PLL的LOCK信號和內(nèi)部硬件計數(shù)器的雙保護(hù)策略，確保PLL輸出時鐘的穩(wěn)定性。


本文詳細(xì)內(nèi)容請下載：

http://www.ihrv.cn/resource/share/2000006966


作者信息：

盧海濤

（西安晶匯芯半導(dǎo)體科技有限公司，陜西 西安 710065）

2.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。