頭條 銀湖資本完成對Altera的51%股權收購 北京時間9月15日晚間,全球 FPGA 創(chuàng)新技術領導者 Altera 宣布,全球技術投資巨頭銀湖資本(Silver Lake)已完成對 Altera 51% 股權的收購,該股權原由英特爾公司持有。同時,英特爾將保留 Altera 49% 的股權,此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 基于FPGA的GPS接收機基帶處理硬件在環(huán)系統(tǒng) 針對GPS跟蹤環(huán)路參數(shù)調試繁瑣復雜、FPGA反復編譯耗時多的問題,設計了一種基于FPGA的GPS接收機基帶處理硬件在環(huán)系統(tǒng)。該系統(tǒng)以FPGA設計的GPS基帶處理為核心,完成衛(wèi)星信號的采集和基帶信號處理,并將處理結果通過以太網(wǎng)實時傳送到Simulink設計的跟蹤環(huán)路進行處理,在處理完成后反饋到FPGA的基帶處理單元,完成衛(wèi)星信號的捕獲和跟蹤。經測試,該系統(tǒng)實現(xiàn)了衛(wèi)星信號的捕獲和跟蹤,驗證了該平臺的有效性和準確性,提高了GPS跟蹤環(huán)路的設計、調試、驗證、實現(xiàn)的效率,對快速開發(fā)衛(wèi)星導航芯片和系統(tǒng)具有積極作用。 發(fā)表于:9/22/2016 FPGA學習中的好書推薦 回想起自己學FPGA,已經有一段時間了,從開始的茫然,到后來的瘋狂看書,設計開發(fā)板,調電路,練習各種FPGA實例,到最后能獨立完成項目,一路走來,感受頗多,拿出來和大家分享,順便介紹下自己的一點經驗所得,希望對初學者有所幫助。 發(fā)表于:9/14/2016 基于5G無線通信的稀疏碼多址接入系統(tǒng)的FPGA實現(xiàn) 在理解無線通信多址接入的基礎之上,提出了一種低復雜度的基于5G無線通信的稀疏碼多址接入系統(tǒng)的FPGA實現(xiàn)方案,利用可綜合的Verilog語言在QuartusII及ModelSim平臺下完成了電路的設計綜合仿真及FPGA驗證,結果證明該設計實現(xiàn)功能完備,可以實際應用。 發(fā)表于:9/8/2016 Xilinx收購Auviz FPGA與GPU要開戰(zhàn)了 Auviz Systems專注于數(shù)據(jù)中心和嵌入式系統(tǒng)的加速應用,在卷積神經網(wǎng)絡方向有著一定的技術積累。其技術專長是FPGA實現(xiàn)、機器學習、視覺算法等,為行業(yè)提供基于FPGA的中間件IP,以減少應用程序的功耗。 發(fā)表于:9/8/2016 千萬門級模塊魚骨型時鐘網(wǎng)絡的實現(xiàn) 在芯片規(guī)模越來越大的背景下,針對千萬門級以上規(guī)模芯片模塊,提出一種基于單魚骨型時鐘網(wǎng)絡的改進型時鐘結構,并給出在后端設計過程中基于EDA工具的具體實現(xiàn)方法。 發(fā)表于:9/5/2016 高人詳解FPGA學習的四大要點! FPGA為什么是可以編程的?恐怕很多菜鳥不知道,他們也不想知道。因為他們覺得這是無關緊要的。他們潛意識的認為可編程嘛,肯定就是像寫軟件一樣啦。軟件編程的思想根深蒂固,看到Verilog或者VHDL就像看到C語言或者其它軟件編程語言一樣。一條條的讀,一條條的分析。如果這些菜鳥們始終拒絕去了 解為什么FPGA是可以編程的,不去了解FPGA的內部結構,要想學會FPGA恐怕是天方夜譚。 發(fā)表于:9/2/2016 GPT在異構系統(tǒng)架構(HSA)全球峰會上發(fā)布其最新進展 中國北京,2016年8月21日 - 華夏芯公司的美國分部——通用處理器技術有限公司(GPT)是全球領先的異構系統(tǒng)處理器IP授權商。GPT今日宣布,其IP核已經在硅片上成功實現(xiàn),并已通過HSA(異構系統(tǒng)架構)一致性測試。公司還宣布了新的機器學習和深層神經網(wǎng)絡的開源項目,旨在進一步推動HSA技術的發(fā)展。 發(fā)表于:8/30/2016 HSA峰會召開在即,報名參會人員遠超預期 2016年全球異構計算HSA峰會將于8月22日在北京拉開帷幕,本次峰會為期兩天,由全球異構系統(tǒng)架構(HSA)聯(lián)盟和中國半導體行業(yè)協(xié)會(CSIA)共同主辦,并得到了網(wǎng)信辦、工信部和北京經濟技術開發(fā)區(qū)的大力支持。本次峰會受到了中國半導體業(yè)界的高度關注,目前報名申請參會人數(shù)已經遠超出之前的預期。 發(fā)表于:8/22/2016 FPGA設計寶典之提高算法速度的六大絕招 面積和速度這兩個指標貫穿著FPGA設計的始終,是設計質量評價的終極標準。“面積”:指一個設計所消耗的FPGA的邏輯資源數(shù)量。FPGA中的邏輯資源,也就是觸發(fā)器( FF)和查找表(LUT) ?!八俣取保菏侵冈O計結果在芯片上穩(wěn)定運行時所能達到的最高頻率,這個頻率由設計的時序狀況決定。與設計滿足的時鐘周期、PAD to PAD Time、建立時間、保持時間和時鐘到輸出延時等眾多時序特征向量密切相關。 發(fā)表于:8/19/2016 基于FPGA的多節(jié)點1553B總線協(xié)議處理器的實現(xiàn) 研究設計了一種多節(jié)點的1553B總線協(xié)議處理器,可以模擬整套1553B總線系統(tǒng),既可以作為測試設備,也可作為總線上的多個節(jié)點在實際應用中使用。針對總線協(xié)議處理器邏輯與存儲資源占用高、難以單片實現(xiàn)的問題,提出了多核MIMD架構的實現(xiàn)思路,有效地降低了邏輯資源的使用量,使其可以在單片F(xiàn)PGA上實現(xiàn)?;谲浻布诤系睦砟?,通過自定義專用指令集增加指令并行度來提高指令執(zhí)行的效率,增強了系統(tǒng)的實時性,使其可以在低頻時鐘下運行,從而降低了系統(tǒng)的功耗。 發(fā)表于:8/19/2016 ?…159160161162163164165166167168…?