頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。 最新資訊 諾丁漢英盛德芯片設(shè)計學(xué)院第一批畢業(yè)生全部簽約跨國公司 Mentor Graphics Corp. 今天宣布，金九之初，寧波諾丁漢大學(xué)迎來了世界各地的新同學(xué)，同時，也送走了一批畢業(yè)生。他們是學(xué)校英盛德芯片設(shè)計學(xué)院的第一批學(xué)生，目前已經(jīng)全部簽約跨國公司。 發(fā)表于：9/18/2013 萊迪思半導(dǎo)體公司與TI和Mentor Graphics聯(lián)合舉辦互連研討會 萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日宣布將在中國的多個城市舉辦研討會，幫助設(shè)計工程師解決新興的互連解決方案的挑戰(zhàn)。來自TI、Mentor Graphics和萊迪思的專家將探討針對各種多樣化的設(shè)計要求的互連解決方案的選擇和設(shè)計方法。 發(fā)表于：9/18/2013 一種多芯片串行收發(fā)器糾偏方法 在一些特定的應(yīng)用場景下，需要支持單板內(nèi)多芯片串行收發(fā)器糾偏。要求各接收/發(fā)送機輸入/出的數(shù)據(jù)相位差很小，比如250pS。為了達到該技術(shù)指標(biāo)要求，必須使用多通道相位對齊技術(shù)、輸入輸出FIFO旁路技術(shù)。通常 發(fā)表于：9/16/2013 為FPGA供電簡便易行 -寫給采用FPGA的數(shù)字工程師 作者:SureenaGupta德州儀器我不得不承認，隨著時間的推移為FPGA供電變得越來越復(fù)雜，本文提供一些建議，希望可以幫助簡化FPGA的電源解決方案，使用戶能夠創(chuàng)建出快速便捷的解決方案。在為FPGAEETOPTI社區(qū) 發(fā)表于：9/16/2013 基于FPGA的無線傳感網(wǎng)絡(luò)信道波形整形濾波器 針對模擬濾波器設(shè)計靈活性差且不能很好地支持數(shù)據(jù)通信的并行和速度等問題，利用Altera公司CycloneII系列中的EP2C35F672C6N芯片完成了基于FPGA的WSN信道波形整形濾波器的設(shè)計。通過功能創(chuàng)建、計算查表法系數(shù)、建立內(nèi)存數(shù)據(jù)表、Verilog-HDL編程、Quartus-II平臺下進行FPGA綜合、ModelSim時序仿真、DE2開發(fā)板下載調(diào)試等過程，實現(xiàn)了波形整形硬件平臺通過USB接口與主機的通信。測試結(jié)果表明，該波形整形濾波器具有低成本、頻率可擴展、即插即用等優(yōu)點，使用方便。 發(fā)表于：9/13/2013 LTE系統(tǒng)中基于FPGA速率匹配算法的仿真及實現(xiàn) 速率匹配是LTE系統(tǒng)中重要的組成部分。在詳細分析3GPP協(xié)議中Turbo編碼速率匹配算法的基礎(chǔ)上，給出了一種基于FPGA的速率匹配實現(xiàn)方案。該方案通過乒乓操作以減少速率匹配的處理延時；并以Virtex-6芯片為平臺，完成了仿真、綜合、板級驗證等工作。結(jié)果表明，基于該方案的速率匹配算法能夠明顯地縮小處理延遲。 發(fā)表于：9/13/2013 基于SoPC的星載微波輻射計的數(shù)據(jù)采集系統(tǒng) 應(yīng)用MC8051軟核處理器，在FPGA上設(shè)計實現(xiàn)了基于軟核的輻射計的科學(xué)數(shù)據(jù)采集，并通過1553B總線將數(shù)據(jù)傳送到地面接收的采集系統(tǒng)。該方案在Xilinx公司FPGA芯片XC2V3000上得到了驗證，滿足航天星載微波輻射計多通道高分辨率的要求。 發(fā)表于：9/12/2013 基于FPGA的指針反饋式低功耗Viterbi譯碼器設(shè)計 為了滿足復(fù)雜的無線通信系統(tǒng)功耗以及性能要求，提出并設(shè)計了一種指針反饋式Viterbi譯碼器。該譯碼器使相鄰時刻的各狀態(tài)轉(zhuǎn)移滿足單向一對一指向關(guān)系，并根據(jù)傳統(tǒng)譯碼器初始譯碼狀態(tài)從狀態(tài)0延伸的特點，通過每一時刻不斷更新的狀態(tài)指針指向當(dāng)前時刻譯碼路徑狀態(tài)，同時輸出譯碼結(jié)果。算法仿真以及FPGA和CMOS綜合結(jié)果表明，該譯碼器功耗降低60%，譯碼延時小，并且在信噪比較高的情況下有很好的譯碼性能，特別適用于約束長度大、譯碼狀態(tài)數(shù)多的情況。 發(fā)表于：9/12/2013 Imagination 和臺積電攜手，共同提升業(yè)界領(lǐng)先的 GPU 性能 領(lǐng)先的多媒體、處理器、通信和云技術(shù)提供商Imagination Technologies(IMG.L) 今天宣布，該公司正與臺積電合作，共同推動其業(yè)界領(lǐng)先的PowerVR GPU 達到下一代性能的新境界。雙方初期的合作已為PowerVR Series6 GPU 內(nèi)核提升了25% 的整體性能，其中部分關(guān)鍵模塊與現(xiàn)有設(shè)計流程相比更達到30% 的性能提升。 發(fā)表于：9/12/2013 Xilinx在IDF13上展示業(yè)界首款FPGA 80Gbps網(wǎng)絡(luò)接口卡和最新Intel QPI接口實現(xiàn)方案 All Programmable FPGA、SoC和3D IC的全球領(lǐng)先供應(yīng)商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）在2013英特爾開發(fā)者論壇(IDF 2013)上展示了業(yè)界首款基于FPGA的80Gbps集成流量管理器(TM)的網(wǎng)絡(luò)接口（ NIC）解決方案，以及一個通過Intel QuickPath Interconnect (QPI)通訊協(xié)議將FPGA連接到全新Intel® Xeon® E5-2600 v2處理器的實現(xiàn)方案。 發(fā)表于：9/12/2013 ?…225226227228229230231232233234…?
