頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 霍尼韦尔宣布扩大半导体行业中铜和锡的精炼产能 华盛顿州斯波坎市2011年9月19日电 /美通社亚洲/ -- 霍尼韦尔( http://www.honeywell.com.cn ) (NYSE:HON) 电子材料部今天宣布，其华盛顿州斯波坎市工厂的高纯度铜和锡精炼和铸造产能将增加至两倍以上，以响应半导体行业不断增长的需求。 發(fā)表于：2011/9/20 基于Virtex-5 FPGA的3.125G串行传输系统的设计与验证 为了解决下一代无线通信基站中多天线(MIMO)信号处理所带来的巨大数据吞吐量要求，本文基于Virtex-5FPGA的GTP单元给出了一种在高级电信计算架构(ATCA)机箱内实现单对差分线进行3.125Gbps串行传输的设计方案。 發(fā)表于：2011/9/19 基于嵌入式系统的银行评价器设计方案 基于嵌入式系统的银行评价器设计方案,早期出现的银行评价器多以简单的数码管显示数字兼伴随简单的几个语句来实现一次客户的评价过程，方式过于简单，而且每个评价器之间相互独立，无法实现资源共享，这就给整个银行窗口服务系统带来了很多不便。后面又逐 發(fā)表于：2011/9/18 基于SoPC技术的1553B总线接口卡设计与实现 提出了一种1553B总线接口卡设计方案。通过采用SoPC技术、基于Verilog的自定义IP模块设计以及基于邮槽寄存器的双向中断设计，快速构建了系统硬件。在NIOS II开发环境下采用C语言开发了系统核心软件—1553B协议处理程序，给出了BC模块的设计实例。结合系统驱动、API和实际应用程序开发对系统进行了多功能测试，验证了其可行性。 發(fā)表于：2011/9/17 基于FPGA的高速数据采集系统设计 摘要：为了在提高数据采集卡的速度的同时降低成本，设计了一种应用流水线存储技术的数据采集系统。该系统应用软件与硬件相结合的方式来控制实现，通过MAX1308模数转换器完成ADC的转化过程，采用多片Nandflash流水线 發(fā)表于：2011/9/17 基于FPGA的电力谐波分析仪的研制 研制了以FPGA（现场可编程门阵列）为主控制器实现的电力谐波分析仪。配以片外SDRAM和CFI_FLASH、LCD、数据采集CT/PT、A/D转换器、串口、按键等硬件电路,采用基-2按时间抽取算法，以NiosII EDS 9.0为软件平台，利用Verilog HDL硬件语言实现了2 048点16 bits复数块浮点结构的FFT。利用信号发生器产生的信号模拟电网中的电流电压信号对系统进行实验。 發(fā)表于：2011/9/16 基于Avalon总线的图像解压缩IP核设计 介绍了基于Avalon总线的静态图像压缩标准JPEG基本模式解码器软IP核的设计和实现。IP核采用流水线和模块化的设计方法，分别设计各个模块完成其独立的功能，然后将这些模块组成一个顶层模块，采用Avalon总线接口，利用SOPC Builder工具将IP核集成到系统中。该IP核极大地提高了解码速度，具有可移植性，可以方便地集成到手机、数码相机等数字产品中。 發(fā)表于：2011/9/16 一种基于CPLD的超声波测厚系统的设计 介绍了超声波测犀以及用CPLD来实现测量控制与数据处理的原理，并着重介绍了一些具体的处理方法。通过温度补偿的方法对传播速度予以校正，系统能实时地测量数据，具有硬件结构简单、工作可靠、测量误差小等特点。 發(fā)表于：2011/9/16 半导体所硅基集成光学导向逻辑器件研究取得系列进展 光学导向逻辑器件因其本征的高速和低损耗特性，有望在雷达、声纳信号处理等对计算速度要求很高的领域获得应用。 發(fā)表于：2011/9/16 TD-LTE系统中数据转存技术的研究及实现 基于对TD-LTE系统中数据存储及传输技术的研究及分析，提出了一种下行链路处理的系统实现方案，并在Virtex-5系列FPGA芯片中完成DDR2 SDRAM控制器的设计及优化。该技术方案应用于TD-LTE无线综合测试仪中，完成下行链路大容量高速数据的接收和发送，实现硬件资源共享，其处理速度和数据精度满足TD-LTE测试要求。 發(fā)表于：2011/9/15 <…349350351352353354355356357358…>
