頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 FPGA的嵌入式系统USB接口设计 FPGA的嵌入式系统USB接口设计,摘要：设计基于FPGA的IP-BX电话应用系统，用于传统的电话网络(PSTN)与PC机之间的接口连接。USB2．0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式，为基于FPGA的嵌入式系统与PC机之间提供数据和命令通道，从 發(fā)表于：2011/7/11 CypressPowerPSoCMR16LED照明设计方案 Cypress公司的PowerPSoC集成了可编程的系统级芯片技术,业界最好的功率电子控制器和开关器件,很方便创建照明应用的功率系统级解决方案.器件内部有四个32V低边N-沟功率FET,开关频率可配置高达2MHz,1.0A时RDS(ON)为0.5欧姆,四个滞后控制器,四个低边栅极驱动器,四个精密的高边电流检测放大器,三个16位LED调光调制器:PrISM,DMM,和PWM,六个快速响应(100ns)电压比较器,六个8位参考DAC,以及处理速度高达24MHz的M8CCPU核,主要用于各种LE 發(fā)表于：2011/7/11 双网传真机的编译码电路设计与实现 对双网数字传真机硬件系统中的编码和译码电路进行设计，并采用FPGA芯片进行系统实现和验证。其中的编译码电路分别采用两级编码和快速译码的思路，利用硬件描述语言设计和仿真，简化了逻辑电路的实现。验证测试表明，该电路增强了系统的稳定性和可靠性，提高了编译码效率，缩短了开发周期。 發(fā)表于：2011/7/11 基于单片机和FPGA的网络数据加密实现 介绍了基于单片机、FPGA的网络数据加密实现。整个系统由单片机，FPGA和E1通信接口组成。流密码加密算法采用A5／l和W7算法。采用VHDL硬件语言实现FPGA功能。该硬件加密系统具有较好的安全性。 發(fā)表于：2011/7/11 基于FPGA IP核的线性调频信号脉冲压缩 本文主要介绍了一种利用FPGA IP核设计线性调频信号脉冲压缩的方法，通过各种仿真与实际测试表明脉冲压缩结果正确。这种基于IP核的模块化设计方法非常灵活，参数的设置和修改方便，大大缩减了设计的开发周期。需要注意的是，虽然IP核的内部结构和实现功能已经固定，但设计时也要结合算法原理和IP核的自身特点综合考虑，对参数进行合理设置，以便获得硬件资源和运算速度的最优化。 發(fā)表于：2011/7/11 基于NiosII的SOPC中EEPROM Controller Core的设计 本文设计了基于NiosII的EEPROM Controller Core，设计包括了HDL语言描述的硬件部分和软件驱动程序，并将Controller Core添加到SOPC Builder的库中，最后下载到Stratix1S10的 FPGA上，通过读写函数对其进行了验证。同时，本次设计也为开发其它基于SOPC的Controller Core提供了一个范例。 發(fā)表于：2011/7/10 基于FPGA的NoC验证平台的构建 在过去的几年里，一些研究机构提出了对于NoC不同抽象层次的验证方法的研究，一般的NoC验证是基于软件的仿真和建模，如：用C、C++、SvstemC进行系统级建模仿真，这样验证很灵活，但在仿真时间上却开销很大。本文提出的基于FPGA的NoC验证平台在仿真速度方面是一般基于HDL的软件仿真的16 000倍，而基于PC机编写的NoC软件更增强了该平台的灵活性和实用性。 發(fā)表于：2011/7/10 基于FPGA技术的智能导盲犬设计 本设计基于FPGA技术在Altera公司的DEl开发平台进行开发，设计中需要大量进行实时图像处理，波形处理，以及多个进程的并行处理，对处理器的性能要求比较高，而基于Altera NiosⅡ可以很好地满足算法的速度和精度的双重要求。同时丰富的IP盒可供直接使用，方便高效。在设计构架过程中，需要将Avalon总线上各个IP的时序进行综合，方便FPGA处理器进行处理，避免错误和损失。同时，如何提高导盲系统的鲁棒性也是一个值得解决的有意义的工作。 發(fā)表于：2011/7/10 MP3数字播放机系统的FPGA设计 数字播放机的一般解决方案是采用软件形式（如基于Windows或其他OS基础上的“Internet Audio Player”）或硬件形式（如“Portable MP3 Player”）。如Diamond Multimedia公司的Rio PMP300和Rio PMP500 MP3数字播放机分别采用Actel公司的A40MX04和A40MX09 FPGA实现其特殊应用功能。FP GA能满足整个系统的价格、功耗和性能要求。A40MX04提供547个逻辑模块，它们可配置做为组合逻辑或273个触发器和实现接口逻辑的69个I/O。A40MX04和A40MX09很容易满足48MHz速度要求。它们灵活的结构使系统设计人员能在每种MP3播放机中最佳地实现各种功能。 發(fā)表于：2011/7/9 一种车位锁管理系统设计和实现 无线收发模块分为无线遥控器和接收模块两部分，用于实现用户层车位锁节点的开闭控制，即通过无线遥控器上的控制按钮，向车位锁的接收器发送控制信号，接收器进行信号解码后传递给控制器处理，实现车位锁的自动开闭控制。 發(fā)表于：2011/7/9 <…380381382383384385386387388389…>
