国产交换配乱婬视频a麻豆,一级特大黄片播放视频,少妇极品熟妇人妻专区视频

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

基于FPGA的新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)

介紹一種基于Actel公司Fusion StartKit FPGA的線陣CCD圖像數(shù)據(jù)采集系統(tǒng)。以FPGA作為圖像數(shù)據(jù)的控制和處理核心，通過采用高速A/D、異步FIFO、UART以及電平轉(zhuǎn)換、放大濾波、二值化電路和光學(xué)系統(tǒng)實現(xiàn)對圖像數(shù)據(jù)的信號處理，并運(yùn)用Visual Studio C++和Microsoft公司的基本類庫MFC實現(xiàn)對采集數(shù)據(jù)的顯示、繪圖、傳輸控制等。利用搭建的系統(tǒng)平臺實現(xiàn)對物體尺寸的測量，通過對所得的數(shù)據(jù)進(jìn)行分析處理，明確測量的精度和可以達(dá)到的水平。對該系統(tǒng)在實時監(jiān)控中的優(yōu)點(diǎn)進(jìn)行分析。

發(fā)表于：8/8/2018

基于FPGA的雙T選頻網(wǎng)絡(luò)的設(shè)計與實現(xiàn)

為提高棱鏡式數(shù)字激光陀螺穩(wěn)光程回路中相敏信號解調(diào)效率，將較窄的帶寬內(nèi)對信號幅度增益大、波動小的雙T選頻網(wǎng)絡(luò)數(shù)字化應(yīng)用到數(shù)字激光陀螺解調(diào)電路中，使用FPGA進(jìn)行算法設(shè)計，得到帶寬為2 Hz的帶通濾波器。在數(shù)字激光陀螺中與IIR濾波器進(jìn)行對比實驗，經(jīng)過實際系統(tǒng)驗證，信噪比提升了200%。

發(fā)表于：8/8/2018

西部數(shù)據(jù)公司（TEGILE品牌）在2018年GARTNER固態(tài)陣列的魔力象限中被評選為卓識遠(yuǎn)見者

西部數(shù)據(jù)公司（ NASDAQ：WDC）今天宣布旗下Tegile品牌在2018年連續(xù)第四年在Gartner固態(tài)陣列的魔力象限中被評為的卓識遠(yuǎn)見者。*

發(fā)表于：8/7/2018

深度 | L2正則化和對抗魯棒性的關(guān)系

雖然近年來對抗樣本已經(jīng)引起了廣泛關(guān)注，并且它對機(jī)器學(xué)習(xí)的理論和實踐來說都有很大意義，但迄今為止仍有很多不明之處。

發(fā)表于：8/7/2018

前沿 | CNN取代RNN？當(dāng)序列建模不再需要循環(huán)網(wǎng)絡(luò)

在過去幾年中，雖然循環(huán)神經(jīng)網(wǎng)絡(luò)曾經(jīng)一枝獨(dú)秀，但現(xiàn)在自回歸 Wavenet 或 Transformer 等模型在各種序列建模任務(wù)中正取代 RNN。

發(fā)表于：8/7/2018

基于AD9789的DVB-C調(diào)制系統(tǒng)的實現(xiàn)

設(shè)計了一個基于AD9789和低功耗FPGA Spartan-6的DVB-C調(diào)制系統(tǒng)。介紹了AD9789的基本結(jié)構(gòu)、參數(shù)配置以及系統(tǒng)實現(xiàn)方式，給出了系統(tǒng)射頻輸出信號的實測結(jié)果，其性能指標(biāo)符合國家標(biāo)準(zhǔn)。

發(fā)表于：8/7/2018

基于FPGA的動態(tài)目標(biāo)跟蹤系統(tǒng)設(shè)計

為了解決基于PC機(jī)的視頻動態(tài)目標(biāo)跟蹤實時性瓶頸問題，設(shè)計出一種基于FPGA的動態(tài)目標(biāo)跟蹤系統(tǒng)。設(shè)計遵循圖像處理金字塔模型，針對低層和中層算法簡單、數(shù)據(jù)量大且存在一定并行性等特點(diǎn)采用FPGA硬件實現(xiàn)，而高層較復(fù)雜算法使用Nios II軟核進(jìn)行C語言編程。整個設(shè)計采用Verilog-HDL對算法完成建模與實現(xiàn)，并在QUARTUS II上進(jìn)行了綜合、布線等工作，最后以Altera公司的DE2開發(fā)板為硬件平臺實現(xiàn)了整個系統(tǒng)。

發(fā)表于：8/7/2018

基于FPGA的數(shù)字圖像水印實時嵌入系統(tǒng)的設(shè)計與實現(xiàn)

數(shù)字水印技術(shù)作為版權(quán)保護(hù)及真實性認(rèn)證的重要手段越來越受到人們的關(guān)注。通常采用軟件方法實現(xiàn)水印算法,但這種方法的實時性和安全性都不夠理想。本文設(shè)計的硬件平臺由Atlera公司提供的EP2C70F896C6型號的FPGA芯片和CMOS攝像頭組成，該平臺采用Verilog HDL 硬件描述語言實現(xiàn)DCT2算法及IDCT2算法，同時采用FIFO技術(shù)解決了系統(tǒng)各部分的時序問題。實驗結(jié)果表明：對不同光線強(qiáng)度下采集到的圖像均可實現(xiàn)水印的盲檢測，并對篡改有良好的定位能力。

發(fā)表于：8/7/2018

一種應(yīng)用于實時圖像系統(tǒng)的USB2.0通信設(shè)計

針對小型化實時圖像系統(tǒng)對移動性和高數(shù)據(jù)傳輸速率的迫切需求，提出了一種由USB2.0芯片、FPGA和圖像傳感器組成的便攜式實時圖像采集和傳輸系統(tǒng)。經(jīng)實測，該系統(tǒng)能在207 Mb/s峰值傳輸速率下，實時采集并傳輸84 S/s、640×480 分辨率的實時圖像數(shù)據(jù)。

發(fā)表于：8/7/2018

學(xué)界 | 谷歌大腦提出對抗正則化方法，顯著改善自編碼器的泛化和表征學(xué)習(xí)能力

自編碼器因其優(yōu)越的降維和無監(jiān)督表征學(xué)習(xí)能力而知名，而過去的研究表明自編碼器具備一定程度的插值能力。來自谷歌大腦的 Ian Goodfellow 等研究者從這一角度提出了一種新方法，顯著改善了自編碼器的平滑插值能力，這不僅能提高自編碼器的泛化能力，對于后續(xù)任務(wù)的表征學(xué)習(xí)也會大有幫助。

發(fā)表于：8/5/2018

感谢您访问我们的网站，您可能还对以下资源感兴趣：

欧美色综合二区

啊~CAO死你个小SAO货视频亚洲免费 wwwxx欧美国产欧美日韩亚洲