異步FIFO的VHDL設(shè)計(jì)
所屬分類：教程|講義
上傳者：nara
文檔大?。?span>86 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：給出了一個(gè)利用格雷碼對地址編碼的羿步FIFO 的實(shí)現(xiàn)方法，并給出了VHDL 程序，以解決異步讀寫時(shí)鐘引起的問題。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。