123,123

面向云計算環(huán)境的CFD數(shù)據(jù)可視化分析服務[其他][數(shù)據(jù)中心]

針對目前CFD（Computational Fluid Dynamics）軟件數(shù)據(jù)可視化分析所需計算量大且操作不靈活的問題，面向CFD數(shù)據(jù)可視化分析需求，實現(xiàn)了一個CFD數(shù)據(jù)可視化分析服務原型軟件。在該原型軟件中，研究了自適應客戶端的服務自適應QoS（Quality of Service）優(yōu)化技術(shù)，降低不同客戶端計算環(huán)境對服務質(zhì)量的影響；研究設(shè)計了基于消息中間件的服務集成接口，提高了服務使用的靈活性。面向云計算環(huán)境的CFD數(shù)據(jù)可視化分析服務發(fā)揮了云端服務器的性能優(yōu)勢，應用了“云+端”的開發(fā)新模式，具備靈活性和可擴展性。

發(fā)表于：3/29/2023 4:51:16 PM

局部動態(tài)可重構(gòu)FPGA進程式調(diào)度系統(tǒng)設(shè)計與實現(xiàn)[嵌入式技術(shù)][其他]

針對6G時代多樣的邊緣計算要求，基于FPGA上的可重構(gòu)技術(shù)可以實現(xiàn)更低的時延同時提供多樣性的服務?；诰植縿討B(tài)重配置的思路，使用ICAP接口對FPGA資源進行重新配置，從而實現(xiàn)FPGA邏輯上的局部動態(tài)可重構(gòu)方案。借鑒操作系統(tǒng)中軟件進程管理的思想，基于Linux操作系統(tǒng)中引入硬件進程的概念，這樣可以將一整塊FPGA資源劃分為多個小的FPGA資源塊，每一個小的可重構(gòu)的FPGA資源塊都可以抽象成為一個硬件進程，硬件進程實際并不運行在CPU上而是運行在FPGA邏輯資源區(qū)域中，在操作系統(tǒng)上只是硬件進程的軟件語言描述。由此，設(shè)計出CPU加FPGA的硬件方案來實現(xiàn)局部可重構(gòu)系統(tǒng)，并在Xilinx公司Zynq系列芯片上進行了驗證，將FPGA硬件資源進行進程式調(diào)度以及資源分配，大大提高了FPGA硬件資源的利用率以及靈活性。

發(fā)表于：3/29/2023 4:45:24 PM

數(shù)值預報中試系統(tǒng)設(shè)計與關(guān)鍵技術(shù)實現(xiàn)[其他][數(shù)據(jù)中心]

氣象數(shù)值預報模式是數(shù)值天氣預報業(yè)務的重要基礎(chǔ)，模式的研發(fā)改進需要在高性能計算環(huán)境中不斷地開展模擬試驗來檢驗評估預報效果。針對氣象科學家手工編排批處理腳本開展數(shù)值模擬試驗方式中存在的不便捷、耗時長、不可見、底層細節(jié)復雜、試驗分析比對困難等問題，采用C/S架構(gòu)，基于Python和工作流技術(shù)，設(shè)計實現(xiàn)了可視化界面交互“建模-計算-監(jiān)控-分析-管理-共享”全流程集成應用的數(shù)值預報中試系統(tǒng)。應用結(jié)果表明，系統(tǒng)提升了模式研發(fā)試驗效率和高性能計算機系統(tǒng)的易用性，在數(shù)值天氣預報模式研發(fā)中試中發(fā)揮重要支撐作用，擴展性良好。

發(fā)表于：3/29/2023 4:26:19 PM

基于智能電網(wǎng)的頻譜感知算法研究[通信與網(wǎng)絡][智能電網(wǎng)]

寬帶微功率（Broadband Micro-Power， BMP）無線通信系統(tǒng)是為滿足智能配用電系統(tǒng)的通信需求，在非授權(quán)頻譜資源上研究開發(fā)的電力無線專網(wǎng)系統(tǒng)。認知無線電（Cognitive Radio， CR）的頻譜感知技術(shù)的引入，雖緩解了目前智能電網(wǎng)頻譜資源緊張的問題，但系統(tǒng)在低信噪比下單用戶的感知準確性仍需提高。針對上述問題，提出一種基于變步長的最小均方（Variable Step Size Least Mean Square， VSS-LMS）頻譜感知算法。該算法在對原始發(fā)送信號幅度進行迭代估計時，增加兩個參數(shù)作為調(diào)節(jié)器，可以靈活地調(diào)整步長，并對誤差信號進行平滑處理，從而解決收斂速度與穩(wěn)態(tài)誤差的矛盾，實現(xiàn)高效的頻譜感知。仿真實驗表明，該算法不僅具有較好的收斂性，且在低信噪比下仍有較好的檢測性能。與能量檢測算法和LMS頻譜感知算法相比，該算法使系統(tǒng)的頻譜檢測性能得到提升。

發(fā)表于：3/29/2023 3:56:00 PM

基于NOMA的D2D用戶和蜂窩用戶通信方案[通信與網(wǎng)絡][通信網(wǎng)絡]

LTE網(wǎng)絡采用非正交多址來增強網(wǎng)絡容量，采用D2D來提高頻譜效率；讓D2D用戶使用非正交多址技術(shù)共享蜂窩用戶的頻譜資源可以緩解當下頻譜資源短缺的問題，但也會在D2D用戶和蜂窩用戶之間引入干擾。提出了一種基于非正交多址技術(shù)（Non-orthogonal Multiple Access，NOMA）的D2D用戶和蜂窩用戶的共享研究方案，對于蜂窩用戶和D2D用戶之間的干擾采用SIC技術(shù)消除。該方案不僅通過調(diào)整用戶的傳輸功率來優(yōu)化系統(tǒng)的吞吐量，而且提高了邊緣用戶的性能。仿真結(jié)果表明，基于NOMA的D2D用戶和蜂窩用戶之間的通信方案在性能上優(yōu)于傳統(tǒng)的蜂窩資源分配方案和干擾控制方案。

發(fā)表于：3/29/2023 3:29:00 PM

風電場智能鑰匙安全管控系統(tǒng)的研發(fā)與應用[通信與網(wǎng)絡][信息安全]

風電場鎖具與鑰匙管理的信息化和智能化是進一步提升風電場運維管理水平的關(guān)鍵。設(shè)計出一種用于風電場的智能鑰匙安全管控架構(gòu)；再結(jié)合提出的近距離無線通信抗干擾技術(shù)、密鑰加密、動態(tài)攻擊檢測技術(shù)，研發(fā)出了一套風電場智能鑰匙安全管控系統(tǒng)。系統(tǒng)能實現(xiàn)開閉鎖信息追溯、風險防控等功能，提升了風電場運維的網(wǎng)絡化、數(shù)字化、智能化水平。

發(fā)表于：3/29/2023 3:23:00 PM

基于改進EO-BP神經(jīng)網(wǎng)絡的高壓線損預測[測試測量][智能電網(wǎng)]

針對高壓線損預測精度不高的問題，提出一種基于均衡優(yōu)化器（Equilibrium Optimizer，EO）和BP神經(jīng)網(wǎng)絡相結(jié)合的線損預測模型。首先，為了提高EO算法的尋優(yōu)能力，利用多種混沌映射關(guān)系初始化種群，使種群多樣性增加，全局搜索能力得到改善；同時，采用物競天擇概率跳脫策略改進EO算法，使模型依概率跳出局部最優(yōu)而收斂于全局最優(yōu)解。其次，采用改進的EO算法對BP神經(jīng)網(wǎng)絡的權(quán)值和偏置進行優(yōu)化，進而改善BP神經(jīng)網(wǎng)絡的預測效果。最后，實驗結(jié)果證明，所提線損預測模型相對于回歸模型、BP神經(jīng)網(wǎng)絡模型、模擬退火算法優(yōu)化BP神經(jīng)網(wǎng)絡模型和EO優(yōu)化BP神經(jīng)網(wǎng)絡模型具有更高的預測精度。

發(fā)表于：3/29/2023 3:19:00 PM

一種片外電容交叉充放電型振蕩電路設(shè)計[模擬設(shè)計][工業(yè)自動化]

CMOS環(huán)形振蕩器具有版圖面積小、調(diào)諧范圍大、電路簡單便于集成等優(yōu)點，廣泛應用于各類電源系統(tǒng)及電子通信應用中。在常規(guī)的環(huán)形振蕩電路基礎(chǔ)上，設(shè)計了獨立的充放電控制通路，實現(xiàn)了一種交叉充放電型環(huán)形振蕩電路，并通過外接片外電容的方式，得到更低頻率的振蕩周期?；?.18 μm工藝，采用HSIM工具對電路進行功能仿真，經(jīng)過后端物理實現(xiàn)后，版圖面積為172 μm×76 μm，對電路進行提參后仿，結(jié)果表明：在3.3 V電壓及25 ℃條件下，外接10 nF接地電容時，電路獲得約1.2 ms的穩(wěn)定振蕩周期。在Vcc=2.7 V~5.5 V、T=-55 ℃~125 ℃條件下，時鐘周期的最大偏移為5.83%。該電路已成功應用于某電源控制芯片中。

發(fā)表于：3/29/2023 3:04:00 PM

基于PCIE轉(zhuǎn)SATA多通道高速存儲電路設(shè)計與原型驗證[模擬設(shè)計][工業(yè)自動化]

針對傳統(tǒng)SATA控制器接口單一且無法充分發(fā)揮固態(tài)盤性能的問題，設(shè)計了一款基于PCIE轉(zhuǎn)SATA多通道高速存儲電路。充分利用PCIE總線高帶寬低延時特性，并遵循AHCI協(xié)議，大幅縮短硬盤無用的尋道次數(shù)和數(shù)據(jù)查找時間，提高固態(tài)盤的讀寫性能，同時本設(shè)計可支持4路SATA通道，具有良好的可拓展性。設(shè)計結(jié)合PCIE和SATA協(xié)議特點，介紹了PCIE轉(zhuǎn)SATA高速存儲電路的系統(tǒng)架構(gòu)，詳細闡述了基于AHCI協(xié)議的數(shù)據(jù)流傳輸過程。最后基于FPGA原型驗證對電路進行測試，電路的單盤讀寫速率分別為562 MB/s和527 MB /s，相比傳統(tǒng)SATA控制器的讀寫性能具有較大提升，測試結(jié)果表明設(shè)計的PCIE轉(zhuǎn)SATA高速存儲電路讀寫性能優(yōu)異，且具備良好的穩(wěn)定性和可拓展性。

發(fā)表于：3/29/2023 2:44:00 PM

一種快速瞬態(tài)響應片上LDO電路[電子元件][工業(yè)自動化]

基于雙有源反饋米勒補償結(jié)構(gòu)設(shè)計了一種單極點系統(tǒng)的無電容片上低壓差線性穩(wěn)壓器，該線性穩(wěn)壓器中誤差放大器采用全差分結(jié)構(gòu)，兩個并聯(lián)的前饋通路可在提升電路瞬態(tài)響應性能的同時額外在功率管柵端構(gòu)成推挽驅(qū)動級，最終電路在輕重載時具有對稱的瞬態(tài)響應特性?；赥SMC 0.18µm BCD工藝仿真結(jié)果表明，在2 V~4 V電源電壓下，輸入輸出最小壓差為200 mV，最大負載電流為120 mA，瞬態(tài)響應恢復時間≤0.7 µs，相位裕度≥60°。

發(fā)表于：3/28/2023 5:08:00 PM