西門子數(shù)字化工業(yè)軟件近日在臺(tái)積電2021開(kāi)放創(chuàng)新平臺(tái) （Online Open Innovation Platform，OIP） 生態(tài)系統(tǒng)論壇中宣布，與臺(tái)積電合作帶來(lái)一系列的新產(chǎn)品認(rèn)證，包括雙方在云計(jì)算支持IC設(shè)計(jì)，以及臺(tái)積電的全系列3D晶體硅堆棧，還有先進(jìn)封裝技術(shù)3DFabric方面已經(jīng)完成關(guān)鍵的里程碑。

西門子有多項(xiàng)EDA產(chǎn)品最近通過(guò)了臺(tái)積電的N3與N4制程認(rèn)證，包括Calibre nmPlatform-西門子領(lǐng)先的IC Sign-off實(shí)體驗(yàn)證解決方案，以及Analog FastSPICE平臺(tái)-可針對(duì)納米級(jí)模擬、無(wú)線射頻 （RF)、混合式信號(hào)、內(nèi)存與定制化數(shù)字電路，提供最先進(jìn)的電路驗(yàn)證功能。此外，西門子也與臺(tái)積電密切合作，推動(dòng)西門子Aprisa布局與繞線解決方案獲得先進(jìn)制程認(rèn)證，以協(xié)助雙方的共同客戶在芯片代工廠的最先進(jìn)制程上，順利且快速地取得晶體硅設(shè)計(jì)的成功。

西門子對(duì)臺(tái)積電最新制程的支持承諾更延伸至臺(tái)積電3DFabric技術(shù)。目前，西門子已成功滿足臺(tái)積電3DFabric設(shè)計(jì)流程的設(shè)計(jì)要求。在鑒定流程中，西門子改進(jìn)了其Xpedition Package Designer （xPD) 工具，以支持使用自動(dòng)化避免與矯正功能處理集成式扇出型芯片級(jí)封裝 (InFO)設(shè)計(jì)規(guī)則。此外，Calibre 3DSTACK、DRC和LVS也獲得了臺(tái)積電最新的3DFabric科技（包括InFO、CoWoS和TSMC-SoIC）的支持與認(rèn)證。對(duì)客戶而言，這些支持3DFabric的解決方案可助其縮短設(shè)計(jì)與Signoff周期，并減少手動(dòng)介入相關(guān)的錯(cuò)誤。

同時(shí)，西門子也與臺(tái)積電合作，針對(duì)臺(tái)積電的3D晶體硅堆棧架構(gòu)開(kāi)發(fā)“可測(cè)試性設(shè)計(jì)”(DFT)流程。西門子的Tessent軟件可提供采用階層架構(gòu)式DFT、SSN (Streaming Scan Network)、改善的TAP（測(cè)試訪問(wèn)端口）與IEEE 1687 IJTAG（內(nèi)部聯(lián)合測(cè)試工作群組）網(wǎng)絡(luò)技術(shù)的先進(jìn)DFT解決方案，這些技術(shù)都符合IEEE 1838標(biāo)準(zhǔn)。Tessent解決方案具備擴(kuò)展性、靈活性與易用性，可協(xié)助客戶優(yōu)化IC測(cè)試技術(shù)相關(guān)的資源。

西門子與臺(tái)積電近期也攜手協(xié)助一家全球領(lǐng)先的IC設(shè)計(jì)公司使用Calibre工具在領(lǐng)先的云計(jì)算環(huán)境中大幅提升性能及擴(kuò)展能力。Calibre針對(duì)云計(jì)算環(huán)境將最新設(shè)置、deck與引擎等多項(xiàng)技術(shù)進(jìn)行優(yōu)化，協(xié)助共同客戶縮短芯片制造時(shí)間并加快上市速度。