123,123

Synopsys宣布提供經(jīng)中芯國(guó)際65nm低漏電工藝芯片驗(yàn)證的DesignWare數(shù)據(jù)轉(zhuǎn)換器IP

全球領(lǐng)先的半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造軟件及知識(shí)產(chǎn)權(quán)（IP）供應(yīng)商新思科技有限公司（Synopsys, Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS）日前宣布：該公司所提供經(jīng)芯片生產(chǎn)驗(yàn)證的DesignWareTM數(shù)據(jù)轉(zhuǎn)換器IP，已被應(yīng)用于中芯國(guó)際廣受歡迎的65納米低漏電（Low Leakage）工藝技術(shù)。這可幫助設(shè)計(jì)工程師更有效地提升其芯片的功率，并在集成設(shè)計(jì)上達(dá)事半功倍之效。Synopsys是第一家提供全面的高性能數(shù)據(jù)轉(zhuǎn)換器IP解決方案產(chǎn)品組合的IP供應(yīng)商。這些解決方案由高密度、低漏電工藝技術(shù)下的模/數(shù)轉(zhuǎn)換器（ADC）和數(shù)/模轉(zhuǎn)換器（DAC）組成。該DesignWare數(shù)據(jù)轉(zhuǎn)換器IP定位于由電池供電的寬帶無(wú)線通信(WiFi802.11n、LTE和WiMAX)和各種數(shù)字電視接收(CMMB和DVB)應(yīng)用。

發(fā)表于：2011/4/21

基于系統(tǒng)芯片ZSU32的SoC芯片設(shè)計(jì)

本文針對(duì)中山大學(xué)ASIC設(shè)計(jì)中心自主開(kāi)發(fā)的一款系統(tǒng)芯片ZSU32，以Synopsys公司的Design Compiler為綜合工具，探索了對(duì)SoC芯片進(jìn)行綜合的設(shè)計(jì)流程和方法，特別對(duì)綜合過(guò)程的時(shí)序約束進(jìn)行了詳細(xì)討論，提出了有效的綜合約束設(shè)置方案。

發(fā)表于：2011/4/21

芯原全面采用SpringSoft VERDI偵錯(cuò)系統(tǒng)實(shí)現(xiàn)數(shù)字IC與系統(tǒng)芯片驗(yàn)證

SpringSoft今天宣布，頂尖的世界級(jí)ASIC設(shè)計(jì)與半導(dǎo)體IP供貨商芯原股份有限公司(以下簡(jiǎn)稱芯原)選用Verdi?自動(dòng)化偵錯(cuò)系統(tǒng)作為標(biāo)準(zhǔn)的偵錯(cuò)平臺(tái)。屢獲嘉獎(jiǎng)的Verdi軟件現(xiàn)已全面部署至芯原全球研發(fā)部門(mén)，作為設(shè)計(jì)調(diào)試的參考流程，大幅縮短偵錯(cuò)時(shí)間并加速先進(jìn)技術(shù)制程中的復(fù)雜數(shù)字IC與系統(tǒng)芯片(SoC)功能驗(yàn)證。

發(fā)表于：2011/4/19

基于VHDL的旋轉(zhuǎn)編碼器接口電路的實(shí)現(xiàn)

用VHDL語(yǔ)言設(shè)計(jì)的增量式旋轉(zhuǎn)編碼器接口電路，實(shí)現(xiàn)了四倍頻、雙向計(jì)數(shù)的功能以及與單片機(jī)的接口。給出了在MAX Plus II環(huán)境下的VHDL源代碼和時(shí)序仿真結(jié)果。本設(shè)計(jì)在角度測(cè)量、位移測(cè)量和高度測(cè)量等方面有廣泛的應(yīng)用價(jià)值。

發(fā)表于：2011/4/14

Simulink 驗(yàn)證工具符合 ISO 26262 標(biāo)準(zhǔn)

MathWorks將Simulink Verification and Validation和Simulink Design Verifier認(rèn)證擴(kuò)充到IEC Certification Kit

發(fā)表于：2011/4/14

宜揚(yáng)科技采用SpringSoft Laker定制數(shù)字繞線器系統(tǒng)

SpringSoft宣布，其Laker? 定制版圖自動(dòng)化系統(tǒng)與Laker定制數(shù)字繞線器更深入普及于內(nèi)存芯片市場(chǎng)，成功地滿足新一代設(shè)計(jì)的高效能、低功耗需求。該公司同時(shí)表示，宜揚(yáng)科技 (Eon Silicon Solution Inc.，簡(jiǎn)稱Eon)運(yùn)用Laker解決方案，版圖速度提升了3倍之多，大幅提高其生產(chǎn)力，因而晉身頂尖內(nèi)存芯片公司之列。

發(fā)表于：2011/4/12

基于FPGA的移位寄存器流水線結(jié)構(gòu)FFT處理器設(shè)計(jì)與實(shí)現(xiàn)

快速傅里葉變換(FFT)在雷達(dá)、通信和電子對(duì)抗等領(lǐng)域有廣泛應(yīng)用。近年來(lái)現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的飛速發(fā)展，與DSP技術(shù)相比，由于其并行信號(hào)處理結(jié)構(gòu)，使得FPGA能夠很好地適用于高速信號(hào)處理系統(tǒng)。由于Altera等公司研制的FFT IP核，價(jià)錢(qián)昂貴，不適合大規(guī)模應(yīng)用，在特定領(lǐng)域中，設(shè)計(jì)適合于自己領(lǐng)域需要的FFT處理器是較為實(shí)際的選擇。

發(fā)表于：2011/4/12

MathWorks 發(fā)布 2011a 版 MATLAB 和 Simulink 產(chǎn)品系

MathWorks今日發(fā)布 2011a(R2011a) 版 MATLAB 和 Simulink 產(chǎn)品系列。該版本的核心在于引入了新一代的代碼生成產(chǎn)品：MATLAB Coder、 Simulink Coder 和 Embedded Coder。R2011a 還更新了 80 種其它產(chǎn)品，包括 Polyspace嵌入式軟件驗(yàn)證產(chǎn)品。

發(fā)表于：2011/4/8

MathWorks 直接從 MATLAB 語(yǔ)言引入自動(dòng) C 代碼

MathWorks 今天宣布推出<http://www.mathworks.com/products/matlab-coder/> MATLAB Coder，該工具使設(shè)計(jì)工程師可以直接從其 <http://www.mathworks.com/products/matlab/>MATLAB 算法自動(dòng)生成可讀、可移植的 C 和 C++ 代碼。使用此新產(chǎn)品可無(wú)需將MATLAB 算法代碼手動(dòng)轉(zhuǎn)換為 C 和 C++ 代碼來(lái)進(jìn)行原型建立、實(shí)現(xiàn)和軟件集成。這一自動(dòng)化可形成更快、更高效的系統(tǒng)開(kāi)發(fā)工作流程。

發(fā)表于：2011/4/8

用Multisim 仿真分析數(shù)據(jù)選擇器的工作過(guò)程

介紹用Multisim 仿真軟件分析數(shù)據(jù)選擇器工作過(guò)程的方法，即用Multisim 仿真軟件中的字組產(chǎn)生器產(chǎn)生數(shù)據(jù)選擇器的各個(gè)數(shù)據(jù)輸入信號(hào)，字組產(chǎn)生器的字組內(nèi)容反映數(shù)據(jù)選擇器不同數(shù)據(jù)輸入端的輸入情況，用Multisim 中邏輯分析儀多蹤同步顯示數(shù)據(jù)選擇器的各個(gè)數(shù)據(jù)輸入信號(hào)及輸出信號(hào)波形，可直觀描述數(shù)據(jù)選擇器的數(shù)據(jù)選擇的工作過(guò)程。所述方法的創(chuàng)新點(diǎn)是解決了數(shù)據(jù)選擇器的工作波形無(wú)法用電子實(shí)驗(yàn)儀器進(jìn)行分析驗(yàn)證的問(wèn)題。

發(fā)表于：2011/4/7

數(shù)字基帶傳輸系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

采用FPGA技術(shù)實(shí)現(xiàn)數(shù)字基帶傳輸系統(tǒng)，包括編碼器的設(shè)計(jì)與仿真、譯碼器的設(shè)計(jì)與仿真以及整個(gè)數(shù)字基帶傳輸系統(tǒng)的設(shè)計(jì)與仿真。最后，在Altera公司的ACEX1K-EP1K30TC144-1芯片上加以實(shí)現(xiàn)。整個(gè)系統(tǒng)具有結(jié)構(gòu)簡(jiǎn)單，性能穩(wěn)定，有效性好，可靠性高等優(yōu)點(diǎn)。

發(fā)表于：2011/4/7

基于OPNET的SCPS-NP協(xié)議仿真設(shè)計(jì)

要分析了空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì)（CCSDS，CONsultative Committee for Space Data SySTems）系列協(xié)議的特點(diǎn)。為了驗(yàn)證CCSDS 根據(jù)空間數(shù)據(jù)通信特點(diǎn)提出的一系列建議中的網(wǎng)絡(luò)層建議（SCPS-NP，Space CommunicationsProtocol Specification—Network Protocol）的性能。通過(guò)OPNET 通信仿真軟件進(jìn)行建模，基本實(shí)現(xiàn)了SCPS-NP 協(xié)議要求的功能，對(duì)協(xié)議的性能進(jìn)行了分析，對(duì)中國(guó)空間通信協(xié)議的發(fā)展方向提出了建議。

發(fā)表于：2011/4/7

Synopsys推出用于早期RTL探測(cè)的DC Explorer

全球領(lǐng)先的半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造軟件及知識(shí)產(chǎn)權(quán)（IP）供應(yīng)商新思科技有限公司（Synopsys, Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS）日前宣布：其Galaxy?設(shè)計(jì)實(shí)現(xiàn)平臺(tái)上又增加最新的工具DC Explorer，以顯著加快高質(zhì)量設(shè)計(jì)數(shù)據(jù)的開(kāi)發(fā)速度。為了滿足當(dāng)前那些大規(guī)模集成的、擁有數(shù)百萬(wàn)實(shí)例的、“千兆級(jí)”的設(shè)計(jì)所面臨的極具挑戰(zhàn)性的進(jìn)度要求，工程師們需要一種RTL探測(cè)解決方案，以確保他們能快速而高效地對(duì)不同的設(shè)計(jì)配置進(jìn)行假設(shè)分析—甚至在設(shè)計(jì)數(shù)據(jù)完成之前就可進(jìn)行 — 同時(shí)為實(shí)現(xiàn)流程創(chuàng)建一個(gè)更好的起始點(diǎn)。DC Explorer通過(guò)提供快出5倍的運(yùn)行時(shí)間，以及與DC Ultra? RTL綜合10%的時(shí)序和面積關(guān)聯(lián)度來(lái)解決了這個(gè)挑戰(zhàn)。它也容忍不完整的設(shè)計(jì)數(shù)據(jù)，因此在設(shè)計(jì)流程的很早期就能指導(dǎo)高質(zhì)量的RTL和約束條件開(kāi)發(fā)，從而確保了一個(gè)高度融合的設(shè)計(jì)流程。不久前，在加利福尼亞圣何塞舉行的Synopsys 用戶大會(huì) (SNUG?)上，用戶們已概況介紹了DC Explorer在提升生產(chǎn)效率所帶來(lái)的各種新的好處。

發(fā)表于：2011/4/6

基于邏輯組的快速宏布局方法

一般來(lái)說(shuō)，邏輯塊級(jí)設(shè)計(jì)平面布局的主要工作就是宏布局。傳統(tǒng)上，我們初始宏布局可以之前平面布局模式為基礎(chǔ)；布局時(shí)我們應(yīng)考慮到 IO 連接，需要先了解宏與 IO 間邏輯關(guān)系，然后再將宏設(shè)置于相關(guān) IO 的旁邊；我們傾向于將宏設(shè)置于邊界周?chē)?；我們想要將名稱模式相似的宏設(shè)置在一起；我們會(huì)先運(yùn)行布局（fix_cell）功能，然后再基于關(guān)鍵時(shí)序路徑或擁塞來(lái)調(diào)整宏布局，而且我們還可以通過(guò)顯示往返宏的飛線來(lái)觀察宏和 STD(標(biāo)準(zhǔn))單元的布局是否合理。

發(fā)表于：2011/4/2

基于TDI-CCD的成像FPGA系統(tǒng)軟件設(shè)計(jì)應(yīng)用

FPGA成像軟件是系統(tǒng)可靠運(yùn)行的重要保障，其性能對(duì)整體分辨率的提高有著舉足輕重的作用。在給定的硬件條件下，通過(guò)高效設(shè)計(jì)FPGA軟件，能夠顯著提高系統(tǒng)性能。在成像軟件的數(shù)據(jù)處理方法上，仍然有很多方向，如實(shí)時(shí)圖像壓縮傳感，提高系統(tǒng)的傳輸能力；在FPGA內(nèi)部進(jìn)行海量數(shù)據(jù)處理等。通過(guò)實(shí)驗(yàn)證明，該軟件的實(shí)際運(yùn)行速度達(dá)到要求。因?yàn)橛布幚硭俣鹊南拗疲粝胩岣哕浖\(yùn)行頻率，尋求更加合理的軟件系統(tǒng)結(jié)構(gòu)以及電子學(xué)分系統(tǒng)結(jié)構(gòu)將成為重要的研究?jī)?nèi)容。

發(fā)表于：2011/4/2