頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設備可以在那里重新編程。 最新資訊 FPGA教學——如何學習FPGA 如何學習FPGA 發(fā)表于：8/11/2022 FPGA教學——基于FPGA的電子計算器系統(tǒng)設計（附代碼） 本篇介紹了一個簡單計算器的設計，基于 FPGA 硬件描述語言 Verilog HDL，系統(tǒng)設計由計算部分、顯示部分和輸入部分四個部分組成，計算以及存儲主要用狀態(tài)機來實現(xiàn)。顯示部分由六個七段譯碼管組成，分別來顯示輸入數(shù)字，輸入部分采用4*4矩陣鍵盤，由0-9一共十個數(shù)字按鍵，加減乘除四個運算符按鍵，一個等號按鍵組成的。通過外部的按鍵可以完成加、減、乘、除四種功能運算，其結構簡單，易于實現(xiàn)。本篇為本人畢業(yè)設計部分整理，各位大俠可依據(jù)自己的需要進行閱讀，參考學習。 發(fā)表于：8/11/2022 FPGA教學——AXI總線協(xié)議時序 FPGA學習-AXI總線協(xié)議時序 發(fā)表于：8/10/2022 FPGA教學——FPGA 時序約束之如何查看時序錯誤 FPGA 時序約束 一 如何查看時序錯誤 發(fā)表于：8/10/2022 FPGA教學——FPGA時序約束之時鐘周期約束 FPGA時序約束之時鐘周期約束 發(fā)表于：8/10/2022 FPGA教學——FPGA時序約束理論之偽路徑 FPGA時序約束理論之偽路徑 發(fā)表于：8/10/2022 FPGA教學——關于延遲的用法 FPGA學習-關于延遲的用法 發(fā)表于：8/10/2022 基于Flutter開發(fā)框架的數(shù)據(jù)存儲訪問機制研究 移動端應用程序需要存儲與訪問的數(shù)據(jù)越來越多，而移動端設備的存儲空間有限，很難滿足用戶需要，在進行移動端應用程序開發(fā)時，選擇合適、高效的數(shù)據(jù)存儲與訪問機制受到普遍關注。針對Google推出的Flutter跨平臺移動開發(fā)框架提供的key-value鍵值對、File文件、SQLite數(shù)據(jù)庫和網(wǎng)絡4種數(shù)據(jù)存儲訪問機制，深入闡述了它們的內在工作原理，給出了具體實現(xiàn)方法和實現(xiàn)代碼。最后，根據(jù)4種數(shù)據(jù)存儲訪問機制各自的特點和實際的應用程序開發(fā)需求，分析了每種機制的應用場景。 發(fā)表于：8/9/2022 基于FPGA的雷達A式顯示電路設計 為了實現(xiàn)對雷達顯示技術的優(yōu)化與升級，設計實現(xiàn)了一種基于FPGA的雷達A式顯示電路，采用FPGA集成雷達顯示IP核實現(xiàn)雷達前端信號的采樣、處理及顯示。該設計利用FPGA芯片龐大的可編程邏輯單元以及豐富的成熟IP核的優(yōu)勢，實現(xiàn)了單片邏輯芯片實現(xiàn)雷達輸入信號的接收、采樣、變換以及顯示的功能，簡化了以往雷達顯示電路的硬件結構，降低了信號的顯示延遲，整體提升雷達顯示性能。同時該設計可以通過進一步修改內部IP核實現(xiàn)其他雷達顯示方式，使其具備硬件設備的通用性和可擴展性。 發(fā)表于：8/9/2022 Linux 內核概念和學習路線 什么是Linux內核？怎樣快速理解Linux內核？Linux內核學習方法是什么？ 發(fā)表于：7/14/2022 ?…18192021222324252627…?
