頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場(chǎng)可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問題，設(shè)備可以在那里重新編程。 最新資訊 FPGA教學(xué)——串口上位機(jī)模擬OLED屏 這是FPGA之旅設(shè)計(jì)的第十例啦，在上一例中，已經(jīng)成功驅(qū)動(dòng)了OLED屏幕，本例將結(jié)合上一例，以及第四例多bytes串口通信做一個(gè)有趣的例程。 發(fā)表于：9/5/2022 Linux教學(xué)——Linux命令lsscsi詳解 想要弄明白lsscsi命令，首先我們必須搞清楚什么是SCSI，以及常見的硬盤接口，常用的硬盤參數(shù)。 發(fā)表于：9/2/2022 Linux教學(xué)——如何在 Ubuntu 20.04 上安裝 Lighttpd、PHP 和 MariaDB Lighttpd，也稱為 Lighty，是一個(gè)占用空間小的開源 Web 服務(wù)器，當(dāng)與 PHP 和 MySQL 或 MariaDB 一起安裝時(shí)，它可以可靠地為數(shù)百萬個(gè)連接提供服務(wù)。Lighty 還有許多擴(kuò)展其功能的模塊。 發(fā)表于：9/2/2022 “扯淡的 DevOps，我們開發(fā)者根本不想做運(yùn)維！” “誰構(gòu)建、誰運(yùn)行”的口號(hào)讓開發(fā)者們倍感壓力，但另一方面，運(yùn)維團(tuán)隊(duì)的日子也不好過。那么，這場(chǎng)席卷全球的開發(fā)與運(yùn)維融合浪潮會(huì)不會(huì)黯然退場(chǎng)？ 根據(jù)外媒記者 Scott Carey 的觀察，眾多開發(fā)者紛紛表示“苦 DevOps 久矣”。我們將 Carey 記錄的文章在不改變?cè)敢獾幕A(chǔ)上進(jìn)行了編譯，以饗讀者。本文謹(jǐn)代表作者個(gè)人觀點(diǎn)，不代表 InfoQ 立場(chǎng)。面對(duì)爭(zhēng)議問題，希望大家理智討論。 發(fā)表于：9/2/2022 Linux 5.19 正式發(fā)布！這次用的竟然是 MacBook..... Linus Torvalds于7月31日晚發(fā)布了Linux Kernel 5.19穩(wěn)定版。 與大多數(shù)內(nèi)核周期一樣，Linux 5.19是另一個(gè)大周期，除了錯(cuò)誤Bug和安全修復(fù)，它帶來了更多優(yōu)化——改進(jìn)的硬件支持和若干新功能。 發(fā)表于：9/2/2022 FPGA教學(xué)——用硬件思維描述HLS設(shè)計(jì) 圖片ESL (Electronic System Level)設(shè)計(jì)理念最早可追溯至2001年，其核心思想是通過高層次語言如C/C++或圖形設(shè)計(jì)工具描述或搭建系統(tǒng)行為并對(duì)其進(jìn)行仿真驗(yàn)證。于是，就形成了兩個(gè)分支。分支一是從高層次語言角度出發(fā)，對(duì)應(yīng)產(chǎn)生了如Xilinx Vitis HLS (High Level Synthesis)工具；分支二是從模塊化設(shè)計(jì)角度出發(fā)，對(duì)應(yīng)產(chǎn)生了如Mathworks的HDL Coder、Xilinx的Vitis Model Composer等工具。這些工具在其適用的場(chǎng)合可有效加速設(shè)計(jì)開發(fā)的進(jìn)度，縮短開發(fā)周期。 發(fā)表于：9/2/2022 FPGA教學(xué)——用FPGA來給FPGA EDA加速？ 眾所周知，目前的FPGA EDA設(shè)計(jì)軟件大都運(yùn)行在x86的CPU上，而在很多領(lǐng)域，F(xiàn)PGA加速器又可以作為CPU的協(xié)處理器進(jìn)行計(jì)算加速。那么，F(xiàn)PGA本身是否可以用來對(duì)FPGA EDA，比如綜合、布局、布線的過程進(jìn)行加速呢？ 發(fā)表于：9/2/2022 教學(xué)——Vivado 常見Warning問題解決方法說明 Vivado 常見Warning問題解決方法說明 發(fā)表于：9/2/2022 FPGA教學(xué)——?基于Verilog的DDS波形發(fā)生器的分析與實(shí)現(xiàn)（三角波、正弦波） 基于Verilog的DDS波形發(fā)生器的分析與實(shí)現(xiàn)（三角波、正弦波） 最近學(xué)習(xí)了一下關(guān)于DDS的相關(guān)知識(shí)，本篇概要記錄一下自己的理解與實(shí)現(xiàn)。 發(fā)表于：9/2/2022 教學(xué)：?jiǎn)纹瑱C(jī)狀態(tài)機(jī)編程詳解 玩單片機(jī)還可以，各個(gè)外設(shè)也都會(huì)驅(qū)動(dòng)，但是如果讓你完整的寫一套代碼時(shí)，卻無邏輯與框架可言。這說明編程還處于比較低的水平，你需要學(xué)會(huì)一種好的編程框架或者一種編程思想！比如模塊化編程、狀態(tài)機(jī)編程、分層思想等，相關(guān)推薦：分享兩種單片機(jī)編程思想。 發(fā)表于：8/31/2022 ?…13141516171819202122…?
