頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問題，設(shè)備可以在那里重新編程。 最新資訊 教學(xué)：邏輯綜合工具的工作流程 邏輯綜合工具（Logic Synthesizer）是將數(shù)字電路的寄存器傳輸級（RTL）描述經(jīng)過布爾函數(shù)簡化和邏輯優(yōu)化等步驟自動(dòng)轉(zhuǎn)換到邏輯門級網(wǎng)表的工具。 發(fā)表于：8/24/2022 Linux教學(xué)——Linux設(shè)備樹基礎(chǔ)知識(shí) 傳輸介質(zhì)的選擇，無論是PCB材料還是電纜類型，都會(huì)對系統(tǒng)性能產(chǎn)生很大的影響。盡管任何傳輸介質(zhì)在GHz頻率都是有損的，但本章提供了一些管理信號衰減的指南，以便為給定的應(yīng)用獲得最佳性能。 發(fā)表于：8/24/2022 FPGA教學(xué)——FPGA中的競爭冒險(xiǎn)消除 在FPGA的設(shè)計(jì)中，毛刺現(xiàn)象是長期困擾電子設(shè)計(jì)工程師的設(shè)計(jì)問題之，是影響工程師設(shè)計(jì)效率和數(shù)字系統(tǒng)設(shè)計(jì)有效性和可靠性的主要因素。由于信號在FPGA的內(nèi)部走線和通過邏輯單元時(shí)造成的延遲，在多路信號變化的瞬間，組合邏輯的輸出常常產(chǎn)生一些小的尖峰，即毛刺信號，也容易引起競爭冒險(xiǎn)現(xiàn)象，從而使電路工作的穩(wěn)定性大受影響。 發(fā)表于：8/24/2022 FPGA教學(xué)——為什么FPGA主頻比CPU慢，但卻可以用來幫CPU加速？ 我們知道，F(xiàn)PGA的頻率一般只有幾百M(fèi)Hz，而CPU的頻率卻高達(dá)數(shù)GHz。那么，有不少網(wǎng)友心中就有一個(gè)疑問：“為什么FPGA主頻比CPU慢，但卻可以用來幫CPU做加速?”。 發(fā)表于：8/23/2022 FPGA教學(xué)——STA靜態(tài)時(shí)序分析 靜態(tài)時(shí)序分析（簡稱STA）是用來驗(yàn)證數(shù)字設(shè)計(jì)時(shí)序的技術(shù)之一，另外一種驗(yàn)證時(shí)序的方法是時(shí)序仿真，時(shí)序仿真可以同時(shí)驗(yàn)證功能和時(shí)序。“時(shí)序分析”這個(gè)術(shù)語就是用來指代“靜態(tài)時(shí)序分析“或”時(shí)序仿真“這兩種方法之一，簡單來說，時(shí)序分析的目的就是為了解決設(shè)計(jì)中的各種時(shí)序問題。 發(fā)表于：8/23/2022 FPGA教學(xué)——FPGA實(shí)現(xiàn)IIC協(xié)議 這是FPGA之旅設(shè)計(jì)的第五例啦！今天給大家?guī)淼氖荌IC通信，IIC協(xié)議應(yīng)用非常廣泛，例如與MPU6050進(jìn)行通信，配置OV5640攝像頭、驅(qū)動(dòng)OLED屏幕等等，都需要使用到IIC協(xié)議，所以掌握它是非常必要的，廢話不多說，接著往下看。文末獲取完整代碼。 發(fā)表于：8/23/2022 Linux教學(xué)——Linux進(jìn)程調(diào)度與性能優(yōu)化 本次分享將從監(jiān)控和可觀測性、eBPF安全可觀測性分析、內(nèi)核安全可觀測性展望三個(gè)方面展開。 發(fā)表于：8/19/2022 Linux教學(xué)——探討內(nèi)核代碼 在HID 1.0之前，是沒有什么OUT 端點(diǎn)的，都是用端點(diǎn)0來進(jìn)行數(shù)據(jù)傳輸，不過端點(diǎn)0有一個(gè)問題，他的最大傳輸包的大小有限制。 發(fā)表于：8/18/2022 Linux教學(xué)——一文讀懂Linux內(nèi)核內(nèi)存映射與頁表 一文讀懂Linux內(nèi)核內(nèi)存映射與頁表 發(fā)表于：8/18/2022 FPGA教學(xué)——詳解：模擬信號采樣與AD轉(zhuǎn)換 詳解：模擬信號采樣與AD轉(zhuǎn)換 發(fā)表于：8/18/2022 ?…16171819202122232425…?
