頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場(chǎng)可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無(wú)需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問題，設(shè)備可以在那里重新編程。 最新資訊 FPGA教學(xué)——STA靜態(tài)時(shí)序分析 靜態(tài)時(shí)序分析（簡(jiǎn)稱STA）是用來(lái)驗(yàn)證數(shù)字設(shè)計(jì)時(shí)序的技術(shù)之一，另外一種驗(yàn)證時(shí)序的方法是時(shí)序仿真，時(shí)序仿真可以同時(shí)驗(yàn)證功能和時(shí)序。“時(shí)序分析”這個(gè)術(shù)語(yǔ)就是用來(lái)指代“靜態(tài)時(shí)序分析“或”時(shí)序仿真“這兩種方法之一，簡(jiǎn)單來(lái)說(shuō)，時(shí)序分析的目的就是為了解決設(shè)計(jì)中的各種時(shí)序問題。 發(fā)表于：8/23/2022 FPGA教學(xué)——FPGA實(shí)現(xiàn)IIC協(xié)議 這是FPGA之旅設(shè)計(jì)的第五例啦！今天給大家?guī)?lái)的是IIC通信，IIC協(xié)議應(yīng)用非常廣泛，例如與MPU6050進(jìn)行通信，配置OV5640攝像頭、驅(qū)動(dòng)OLED屏幕等等，都需要使用到IIC協(xié)議，所以掌握它是非常必要的，廢話不多說(shuō)，接著往下看。文末獲取完整代碼。 發(fā)表于：8/23/2022 Linux教學(xué)——Linux進(jìn)程調(diào)度與性能優(yōu)化 本次分享將從監(jiān)控和可觀測(cè)性、eBPF安全可觀測(cè)性分析、內(nèi)核安全可觀測(cè)性展望三個(gè)方面展開。 發(fā)表于：8/19/2022 Linux教學(xué)——探討內(nèi)核代碼 在HID 1.0之前，是沒有什么OUT 端點(diǎn)的，都是用端點(diǎn)0來(lái)進(jìn)行數(shù)據(jù)傳輸，不過(guò)端點(diǎn)0有一個(gè)問題，他的最大傳輸包的大小有限制。 發(fā)表于：8/18/2022 Linux教學(xué)——一文讀懂Linux內(nèi)核內(nèi)存映射與頁(yè)表 一文讀懂Linux內(nèi)核內(nèi)存映射與頁(yè)表 發(fā)表于：8/18/2022 FPGA教學(xué)——詳解：模擬信號(hào)采樣與AD轉(zhuǎn)換 詳解：模擬信號(hào)采樣與AD轉(zhuǎn)換 發(fā)表于：8/18/2022 FPGA教學(xué)——Massive MIMO技術(shù)應(yīng)用場(chǎng)景 應(yīng)用場(chǎng)景的定義是研究的一個(gè)重要步驟，可為關(guān)鍵技術(shù)的開發(fā)提供指導(dǎo)。如下表所示，所有這些不同網(wǎng)絡(luò)部署下的場(chǎng)景大致可以分為兩種類型，即Case 1 ：只有宏站部署的同構(gòu)網(wǎng)絡(luò)（HomoNet）和Case2：具有宏站和小站的異構(gòu)網(wǎng)絡(luò)(HetNet)。 發(fā)表于：8/18/2022 FPGA教學(xué)——Vitis HLS 2022.1新特性： performance pragma Vitis HLS 2022.1新增了一個(gè)pragma名為performance，其施加對(duì)象是指定函數(shù)或循環(huán)。如果是循環(huán)，要求循環(huán)邊界是固定常數(shù)，若循環(huán)邊界是變量，則需要通過(guò)pragma TRIPCOUNT指定其取值范圍。 發(fā)表于：8/18/2022 Linux教學(xué)——帶你快速對(duì)比SPI、UART、I2C通信的區(qū)別與應(yīng)用！ 電子設(shè)備之間的通信就像人類之間的交流，雙方都需要說(shuō)相同的語(yǔ)言。在電子產(chǎn)品中，這些語(yǔ)言稱為通信協(xié)議。 之前有單獨(dú)地分享了SPI、UART、I2C通信的文章，這篇對(duì)它們做一些對(duì)比。 發(fā)表于：8/17/2022 FPGA教學(xué)——基于Verilog的“自適應(yīng)”形態(tài)學(xué)濾波算法實(shí)現(xiàn) 基于Verilog的“自適應(yīng)”形態(tài)學(xué)濾波算法實(shí)現(xiàn) 發(fā)表于：8/17/2022 ?…16171819202122232425…?
