頭條 AMD慶祝賽靈思成立40周年 40 年前,賽靈思(Xilinx)推出了一種革命性的設(shè)備,讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列(FPGA)使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運(yùn)行,而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題,設(shè)備可以在那里重新編程。 最新資訊 教學(xué):FPGA存儲單元的四種調(diào)用方法 什么是XPM?可能很多人沒聽過也沒用過,它的全稱是Xilinx Parameterized Macros,也就是Xilinx的參數(shù)化的宏,跟原語的例化和使用方式一樣??梢栽赩ivado中的Tools->Language Templates中查看都有哪些XPM可以例化。 發(fā)表于:10/21/2022 教學(xué):基于Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設(shè)計 TL6678ZH-EVM開發(fā)板基于TI KeyStone架構(gòu)C6000系列TMS320C6678八核C66x定點(diǎn)/浮點(diǎn)DSP,以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設(shè)計。 發(fā)表于:10/21/2022 入門:FPGA內(nèi)部詳細(xì)架構(gòu)解析 FPGA 芯片整體架構(gòu)大體按照時鐘域劃分的,即根據(jù)不同的工藝、器件速度和對應(yīng)的時鐘進(jìn)行劃分。 發(fā)表于:10/21/2022 Linux教學(xué)——15張圖詳解四線制SPI通訊 15張圖詳解四線制SPI通訊 發(fā)表于:10/21/2022 不會用示波器的Verilog碼農(nóng)不是一個好碼農(nóng)(LVDS與SpaceWire接口) 在FPGA調(diào)試過程中,除了邏輯代碼本身的質(zhì)量之外,F(xiàn)PGA板子上PCB走線、接插件質(zhì)量等因素的影響也非常重要。在剛上板調(diào)試不順利的時候,不妨拿示波器看一下信號的質(zhì)量,比如時鐘信號的質(zhì)量、差分信號的質(zhì)量、高速串行信號的質(zhì)量等等,這是上板調(diào)試之前首先要做的一步。沒有高質(zhì)量的FPGA外圍管腳信號的輸入,再好的代碼風(fēng)格和規(guī)范都無濟(jì)于事。所以,調(diào)試FPGA之前一定要上示波器看一下關(guān)鍵信號的質(zhì)量。 發(fā)表于:10/21/2022 FPGA教學(xué)——FPGA雙向IO使用之三態(tài)門說明 在FPGA設(shè)計中,雙向IO(輸入輸出引腳)是一個比較麻煩的東西,但是信號線用作總線等雙向數(shù)據(jù)傳輸時就要用到inout類型。 發(fā)表于:10/20/2022 Linux教學(xué)——圖解指針變量 圖解指針變量 發(fā)表于:10/19/2022 FPGA教學(xué)——FPGA之IO信號類型深入理解 在FPGA設(shè)計開發(fā)中,很多場合會遇到同一根信號既可以是輸入信號,又可以是輸出信號,即IO類型(Verilog定義成inout)。 發(fā)表于:10/19/2022 Linux內(nèi)核 | socket底層的來龍去脈 全面分析socket底層的相關(guān)實(shí)現(xiàn) 發(fā)表于:10/18/2022 一文搞懂SDIO SDIO(Secure Digital Input and Output),即安全數(shù)字輸入輸出接口。它是在SD卡接口的基礎(chǔ)上發(fā)展而來,它可以兼容之前的SD卡,并可以連接SDIO接口設(shè)備,比如:藍(lán)牙、WIFI、GPS等。 發(fā)表于:10/18/2022 ?…11121314151617181920…?