頭條 英特爾正式宣布出售Altera 51%股份 4 月 14 日消息，英特爾北京時(shí)間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。 最新資訊 教程：可編程USB轉(zhuǎn) UART/I2C /SMBusS/SPI/CAN/1 -Wire適配器USB2S結(jié)構(gòu)尺寸及電壓設(shè)置 [導(dǎo)讀]通過(guò)電壓選擇器跳線可設(shè)置 USB2S 的工作電壓，如下圖所示，跳線帽位于 3.3 一側(cè)時(shí)工作電壓為 3.3V，跳線帽位于 5.0 側(cè)時(shí)工作電壓為VIN（即USB 供電時(shí)的 5.0V）。 設(shè)置工作電壓時(shí)必須兩個(gè)跳線帽同時(shí)調(diào)整。 本模塊片上芯片均支持 3.0~5.5V 工作電壓，故此當(dāng)供電 VIN 為 5.5V 以下時(shí)可直接使用VIN 或者切換為 3.3V，當(dāng)使用超過(guò) 5.5V 的 VIN 為模塊供電時(shí)，必須將跳線切換至 3.3V 工作電壓，否則模塊會(huì)損毀。 發(fā)表于：8/29/2022 入門：c語(yǔ)言基礎(chǔ)介紹 [導(dǎo)讀]C語(yǔ)言是一門面向過(guò)程的、抽象化的通用程序設(shè)計(jì)語(yǔ)言，廣泛應(yīng)用于底層開發(fā)。C語(yǔ)言能以簡(jiǎn)易的方式編譯、處理低級(jí)存儲(chǔ)器。C語(yǔ)言是僅產(chǎn)生少量的機(jī)器語(yǔ)言以及不需要任何運(yùn)行環(huán)境支持便能運(yùn)行的高效率程序設(shè)計(jì)語(yǔ)言。盡管C語(yǔ)言提供了許多低級(jí)處理的功能，但仍然保持著跨平臺(tái)的特性，以一個(gè)標(biāo)準(zhǔn)規(guī)格寫出的C語(yǔ)言程序可在包括類似嵌入式處理器以及超級(jí)計(jì)算機(jī)等作業(yè)平臺(tái)的許多計(jì)算機(jī)平臺(tái)上進(jìn)行編譯。 發(fā)表于：8/28/2022 更新Android 13后，引入了可編程 RuntimeShader 對(duì)象 8月22日上午消息，據(jù)外媒The Verge消息，此前谷歌為Pixel手機(jī)推出了Android 13正式版，帶來(lái)了安全和隱私、藍(lán)牙、Material You設(shè)計(jì)等方面的一些改進(jìn)。但似乎也帶來(lái)了一些bug，部分用戶反映更新后自己Pixel手機(jī)的無(wú)線充電功能不能用了。 發(fā)表于：8/27/2022 入門：工具使MCU+FPGA編程變得輕而易舉 自從商業(yè)上可行的 FPGA 出現(xiàn)以來(lái)，嵌入式設(shè)計(jì)人員就已經(jīng)實(shí)現(xiàn)了異構(gòu)架構(gòu)。最初，F(xiàn)PGA 主要用作處理系統(tǒng)、外設(shè)和 I/O 之間接口的粘合邏輯。但隨著 FPGA 技術(shù)的改進(jìn)，市場(chǎng)擴(kuò)大到在嵌入式系統(tǒng)中發(fā)揮更大和更核心的作用。異構(gòu)計(jì)算的最新趨勢(shì)是將處理器和 FPGA 子系統(tǒng)集成到單個(gè) SoC 中。以處理器和軟件為中心的設(shè)計(jì)團(tuán)隊(duì)現(xiàn)在可以在這些復(fù)雜的 SoC 上利用這兩個(gè)系統(tǒng)。 發(fā)表于：8/26/2022 教學(xué)：有關(guān)AXI IIC和PS IIC的自調(diào)試技巧 在本篇博文中，我們將探討有關(guān) AXI IIC 和 PS IIC 的自調(diào)試技巧。 發(fā)表于：8/26/2022 入門：SoC FPGA帶來(lái)全新而開放的ISA選擇 電子發(fā)燒友網(wǎng)報(bào)道（文/周凱揚(yáng)）進(jìn)入AI和云時(shí)代以來(lái)，顯而易見(jiàn)的趨勢(shì)之一就是FPGA出現(xiàn)的頻率開始降低了，且不說(shuō)曾經(jīng)的兩大FPGA巨頭均已被x86廠商收購(gòu)，就連FPGA引以為豪的多樣化和靈活性，也被專注于特定應(yīng)用但全定制化、成本低的ASIC壓得有些抬不起頭來(lái)。FPGA廠商們也沒(méi)法維系那么多的應(yīng)用，去和不斷涌現(xiàn)的ASIC初創(chuàng)公司在各個(gè)領(lǐng)域去一一硬碰硬。 發(fā)表于：8/25/2022 入門：可編程邏輯電路設(shè)計(jì) 可編程邏輯（Programmable Logic）是指可編程邏輯器件實(shí)現(xiàn)的一種提供多種功能的電路邏輯。相對(duì)于固定邏輯，可編輯邏輯有很多優(yōu)點(diǎn)。 發(fā)表于：8/25/2022 掃盲：現(xiàn)場(chǎng)可編程門陣列FPGA設(shè)計(jì)驗(yàn)證的主流技術(shù)是什么 現(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array，F(xiàn)PGA）是在PAL、GAL、CPLD的基礎(chǔ)上產(chǎn)生的。它屬于一種半定制電路，與全定制電路相比，開發(fā)成本較低，功能可擴(kuò)展，同時(shí)又提供了較多的邏輯單元。 發(fā)表于：8/25/2022 教學(xué)：電可編程邏輯器件EPLD是如何設(shè)計(jì)的 電可編程邏輯器件（Electrically Programmable Logic Device,EPLD）是指采用電信號(hào)的可擦可編程邏輯器件。 發(fā)表于：8/25/2022 教學(xué)：邏輯綜合工具的工作流程 邏輯綜合工具（Logic Synthesizer）是將數(shù)字電路的寄存器傳輸級(jí)（RTL）描述經(jīng)過(guò)布爾函數(shù)簡(jiǎn)化和邏輯優(yōu)化等步驟自動(dòng)轉(zhuǎn)換到邏輯門級(jí)網(wǎng)表的工具。 發(fā)表于：8/24/2022 ?…14151617181920212223…?
