頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 基于SOPC的车辆息线控制器设计方案 基于SOPC的车辆息线控制器设计方案,引言基于分布式控制的MVB(多功能车辆总线)是IEC61375-l(1999)TCN(列车通信网络国际标准)的推荐方案，它与WTB(绞线式列车总线)构成的列车通信总线具有实时性强、可靠性高的特点。MVB作为快速的过程控制优化的总线 發(fā)表于：2011/8/27 利用Virtex-5 SXT 的高性能DSP解决方案 在未加工频率性能方面的损失，通过并行计算得到了弥补，而且得远大于失，可谓“失之东隅，收之桑榆”；由此获得的 DSP 带宽完全可与替代方案媲美。随着时间的推移，乘法器和加法器的实施越来越高效。1998 年，Xilinx 顺理成章推出了第一个集成于 Virtex-II FPGA 系列产品中的嵌入式乘法器。Xilinx Virtex-II 和 Virtex-II Pro 系列产品深得人心，推动基于 FPGA 的 DSP 更上层楼，打破了每秒十亿次 MAC 运算的壁障。 發(fā)表于：2011/8/27 Altera发售世界上第一款支持28-Gbps的FPGA，适用于下一代100G以上系统 Altera公司(NASDAQ: ALTR)今天宣布开始发售世界上第一款具有28-Gbps收发器的FPGA。Stratix® V GT器件是业界目前为止带宽最大、性能最好的FPGA。这一业界领先的创新Stratix V GT FPGA技术为前沿通信系统设计人员量身定做，帮助他们尽快实现市场解决方案，以满足越来越高的网络带宽要求。 發(fā)表于：2011/8/25 基于FPGA直接序列扩频系统的设计 摘要针对一般无线通信系统抗干扰、抗噪声以及抗多径性能力差的缺点，提出了一种基于FPGA的直接序列扩频系统设计。该设计采用63位的pn码作为扩频调制的码序列，在发送端，对信息码进行扩频调制；在接收端，对收到的扩 發(fā)表于：2011/8/25 利用CoolRunner-II CPLD设计GPS系统 GPS已在汽车、移动电话、PDA甚至手表等越来越多的产品中出现。每家GPS供应商都推出了数十种GPS产品，令消费者不知如何选择。 發(fā)表于：2011/8/25 空气产品公司与中国地质大学携手合作加快新一代电子材料的开发速度 空气化工产品公司 (Air Products，简称空气产品公司，纽约证券交易所代码：APD)，作为全球领先的工业气体和功能材料供应商，今天宣布与中国地质大学（武汉）可持续能源实验室合作启动了一项新的联合研发项目，加速开发应用于微电子产业的材料。本项目利用计算机建模技术，将能够更深入地研究电子薄膜材料的沉积过程及其化学机理。这些研究获得的成果将有助于指导新电子薄膜材料沉积前驱体分子的选择，从而可以满足开发下一代逻辑和存储芯片的各方面需求。 發(fā)表于：2011/8/24 基于AD7892SQ和CPLD的数据采集系统的设计[图] 本系统以AD7892SQ和CPLD(复杂可编程逻辑器件)为核心设计了一个多路信号采集电路，包括模拟多路复用、集成放大、A/D转换，CPLD控制等。采用硬件描述语言Verilog HDL编程，通过采用CPLD使数据采集的实时性得到提高。 發(fā)表于：2011/8/24 基于Virtex-5 FPGA的高速串行传输系统的设计与实现[图] 该设计系统以Virtex-5为核心构建的平台，对AURORA协议下串行传输系统进行了设计与实现。通过对核心问题的解决，将计算机与外部扩展很好的结合，达到信号传输的高速、稳定的目的。实验证明，板卡设计的整体思路和核心方法的解决是完备的，并使得板卡的传输速率和稳定性的到了较大的提高。 發(fā)表于：2011/8/24 基于VerilogHDL滤波器的设计 VerilogHDL是目前应用最广泛的一种硬件描述语言，用于数字电子系统的设计。可用它进行各种级别的逻辑设计，并进行数字逻辑系统的仿真验证，时序分析，逻辑综合。小波滤波器的设计属于复杂算法的电路设计，因此利用Veril—ogHDL对双正交小波滤波器进行建模、仿真，实现电路的自动化设计，将是一种较为理想的方法。 發(fā)表于：2011/8/24 基于FPGA的通用异步收发器设计 采用Verilog HDL语言作为硬件功能的描述，运用模块化设计方法分别设计了通用异步收发器(UART)的发送模块、接收模块和波特率发生器，并结合现场可编程门阵列(FPGA)的特点，实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能，而且电路简单，工作稳定、可靠，可以将其灵活地嵌入到各个通信系统中。 發(fā)表于：2011/8/23 <…356357358359360361362363364365…>
