頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 基于DSP+CPLD的新型智能监测系统设计与开发 将CPLD/FPGA和DSP技术的结合起来实现DSP器件系统的解决方案，为测控仪器向高层次智能化方向发展提供了充分的现实可行性。为实现对电力系统大型设备智能在线监测，本文以WSM2000 DSP智能电动机保护装置项目为背景，对一种DSP+CPLD新型的智能仪器结构进行了研究和设计。 發(fā)表于：2011/8/19 基于FPGA-NIOS的多功能留言机设计 设计基于DE2-70平台，利用Quartus II 9．0、NIOS II9．0 IDE、Modelsim SE 6．2b等设计工具，采用软硬件协同设计、自定义指令加速等设计技术，实现了声音图像采集播放等功能，并且支持用户的管理功能。设计针对家庭用户不仅实现了用户留言功能，并且具有近乎实时的留言提醒和电子钥匙等功能，具有实用价值。 發(fā)表于：2011/8/19 基于MCU CPLD变压器测试系统的设计与实现 本套测试系统用来测试铁路变压器的各种要求参数，包括原边空载电流、次边空载电压、次边带载电压电流，变压器绝缘电阻、原边电压频率，测量结果精度要求3%，在MCU和CPLD控制基础上对各种要求测试参数分别进行自动测试，系统满足操作简单可靠，提高效率，减少误差。本次开发综合考虑了MCU和CPLD的相互作用，采用了交流采样技术，认真考虑VHDL进程并行和CPLD的结构特点，并应用电路简化的几种技巧与方法，充分利用CPLD的硬件资源优化电路，实现系统对稳定性，精确度等方面的要求。 發(fā)表于：2011/8/19 基于Verilog HDL的CMOS图像敏感器驱动电路 使用Verilog语言设计时序逻辑具有很高的效率。结合CMOS敏感器特性可以方便地开发出驱动时序电路。但必须对CMOS图像敏感器的信号分析准确，正确分离那些独立的信号和共用的信号，用时序逻辑设计驱动信号，用组合逻辑实现不同采集过程时间上的分离。布线延迟是必须考虑的，采用流水线技术可以预测延迟，保证信号的正确性。虽然文中并未给出像素ADC输出的存储电路，但实际上直接使用TriAdc信号作为SRAM的片选，ClaAdc的低电平作为写信号，SRAM的地址在ClkAdc的上升沿增加、下降沿写入。这样就可以完成图像数据的存储。以上Verilog程序在FLEXl0kl0上布线实现。经示波器观察逻辑正确，CMOS敏感器正常工作。 發(fā)表于：2011/8/19 基于SoPC/NIOS II的信号发生器设计与实现 运用基于NIOS II嵌入式处理器的SoPC技术，设计了一个任意信号发生器，不仅可以输出正弦波、方波、三角波和锯齿波等常见波形，且各波形的频率和幅度可调，可根据用户需要进行现场编程，具有控制灵活、输出频率稳定、准确、波形质量好和输出频率范围宽等优点。 發(fā)表于：2011/8/18 CPLD在有源电力滤波器中的应用 针对谐波污染问题，设计并实现了一种由上、下位机组成的并联型有源电力滤波器。以TMS320C5416 DSP为核心的下位机控制模块为背景，重点介绍了CPLD对其外围器件的逻辑接口设计，主要包括外围器件的片选和读写控制、DSP的中断管理和时钟信号的分频处理等。开发软件使用QuartusⅡ，通过硬件描述语言VHDL对其功能进行描述，并在波形编辑器中完成逻辑时序的仿真。 發(fā)表于：2011/8/18 2015年12英寸晶圆产量将增长近一倍 到2015年，代工厂商和集成设备制造商(IDM)将利用12英寸晶圆生产87.53亿平方英寸的硅片，而2010年是47.994亿，五年的复合年度增长率为12.8%。今年，IDM将利用12英寸晶圆生产大约56.085亿平方英寸的硅片。 發(fā)表于：2011/8/18 台积电28nm不乐观 Q4仅能贡献1%的收入 台积电是众多无工厂半导体企业的命根，但近两年这家全球头一号代工厂却屡屡令人失望。现如今40nm是大放异彩了，下一代28nm却有重蹈覆辙的倾向。 發(fā)表于：2011/8/18 基于89C55和FPGA的频率特性测试仪 频率特性是一个系统(或元件)对不同频率输入信号的响应特性，是一个网络最重要的特性之一。幅频特性和相频特性综合称为频率特性。测量频率的方法有点频法和扫频法。传统的模拟式扫频仪价格昂贵、体积庞大，不能直接得到相频特性，给使用带来诸多不便。为此，设计了数字扫频式频率特性测试仪。 發(fā)表于：2011/8/18 基于FPGA的外部存储器设计 本文介绍了FPGA外部存储器的设计方法，可以有效地解决雷达实时信号处理过程中海量数据的存储问题，同时也可以充分利用FPGA去控制SDRAM和FLASH，不仅保证了资源的充分利用，也可以有效地满足信号处理过程中的高速实时的要求。另外，可以根据FPGA型号的不同，适当地更改外部存储器，以满足不同的应用场合。 發(fā)表于：2011/8/18 <…358359360361362363364365366367…>
