頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 利用Spartan-6设计智能驱动控制系统 赛灵思设计服务部(XDS)已经为ISM领域的一家主要厂商开发出了一款基于FPGA、支持CANopen和EtherCAT接口的电机控制平台原型来解决这些问题。赛灵思设计服务部的工作是设计并实现一个功能齐备的模块化系统，以便在客户的新一代智能驱动器中重用。通过在模块化系统架构中集成赛灵思Spartan-6 FPGA SP605评估套件基础目标设计平台以及第三方IP核，提供先进的电机控制算法和工业网络支持，实现了一款高效、可扩展的设计方案。 發(fā)表于：2011/8/18 基于PXIE总线的高速CCD数字图像采集系统设计 本文介绍了一种基于PXIE总线和Camera Link协议的高速CCD图像采集系统的设计方案。该方案给出了一种Camera Link硬件接口电路的设计思路，并且选用Xilinx公司的Virtex-5 LX50T型FPGA作为整个采集系统的核心处理器，同时对Virtex-5自带的IPcore进行研究和开发，实现Camera Link采集卡通过PXIE总线与上位机进行串行通信。在试验过程中，FPGA设计灵活，开发周期短的优点充分得以体现，为下一步的高速图像采集系统的研制奠定了基础。 發(fā)表于：2011/8/18 基于FPGA的FIR数字滤波器的优化设计 FPGA最明显的优势在于其实现数字信号处理算法的并行性，可以显著提高滤波器的数据吞吐率，随着FPGA技术的不断发展，现在的FPGA不仅包含查找表、寄存器、多路复用器、分布式块存储器，而且还嵌入专用的快速加法器、乘法器和输入／输出设备，因而成为高性能数字信号处理的理想器件。而在FPGA中，数字滤波器不同的实现方法所消耗的FPGA资源是不同的，且对滤波器的性能影响也有较大差异。基于此，本文从FIR滤波器的系数考虑，采用CSD编码，对FIR数字滤波器进行优化设计。 發(fā)表于：2011/8/18 基于CPLD/FPGA的多串口设计与实现[图] 在工业控制中如何提高一对多的串口通讯可靠性和系统的集成性成为研究热点。本文利用嵌入式技术，提出基于CPLD/FPGA的多串口扩展设计方案。实现并行口到多个全双工异步通讯口之间的转换，并根据嵌入式系统实时性的需要，在每个UART接收器中开辟了8个接收缓冲单元，实现高速嵌入式CPU与RS232通讯设备之间的速度匹配，同时，串行口波特率等参数可根据需要进行设置。通过实践证明，本文设计的基于CPLD/FPGA的多串口完全符合工业控制中一对多串口通讯的要求。 發(fā)表于：2011/8/17 通用音频解码器验证系统设计与实现 设计并实现了一个基于FPGA的音频解码器验证系统。同传统的验证系统相比，系统不仅具有很强的通用性，还具有良好的可扩展性和强大的图形化显示功能，可以很方便地对各种音频解码器进行片上验证。该系统的实现缩短了音频解码器的片上验证周期，有助于研究人员提高工作效率，具有很大的实用价值。 發(fā)表于：2011/8/17 新型高分辨率LCD控制器的设计与实现 为了解决ARM等嵌入式处理器驱动大屏幕LCD困难的问题，提出了一种基于FPGA的大屏幕LCD控制器解决方案。该控制器通过搭建合理的架构设计及巧妙的总线仲裁机制，解决了大屏幕显示所需的高刷新率和高更新率问题。同时，多个内部寄存器使其支持各种型号的LCD显示器，并成功地驱动了15英寸的LCD显示器。 發(fā)表于：2011/8/17 基于PSoC的车用单片机试验装置设计 本装置的特点是将测量频率、PWM输出和UART通信集成到了一起，而且测量频率的范围比较大，且输出的PWM精度高，最重要的是可在硬件上节省一部份外围设备，因而缩减了印刷板的空间和功耗。 發(fā)表于：2011/8/17 基于FPGA的MT9P401图像传感器驱动设计 针对目前道路抓拍相机分辨率低的现状，提出一种基于FPGA的大面阵CMOS图像传感器驱动设计。设计采用Micron公司的CMOS图像传感器MT9P401，以Altera公司生产的EP2C8T144C8为硬件平台，将Verilog HDL编写的I2C总线模块嵌入FPGA内部实现对CMOS图像传感器参数的设置。软件仿真和实验结果表明驱动设计合理，CMOS图像传感器在驱动时序的作用下，进入正常工作状态。 發(fā)表于：2011/8/16 基于FPGA+ARM的高速计算机屏幕信息记录系统 介绍一种自主研发的高速计算机屏幕信息记录系统。该系统支持VGA/DVI输入，支持SVGA、XGA、SXGA、UXGA等多种计算机屏幕分辨率图像的连续压缩和存储。实验表明，本系统的单帧图像压缩性能接近JPEG2000标准，PSNR值优于JPEG标准。 發(fā)表于：2011/8/16 基于FPGA的TCP粘合设计实现 行业产品市场行情，产品价格趋势分析，全国各类展会动态，尽在ICBuy电子网行业资讯频道。他是您把握市场行情不可多得的得力助手！ 發(fā)表于：2011/8/16 <…359360361362363364365366367368…>
