123,123,123

星載雙頻雙端口天線設(shè)計(jì)[模擬設(shè)計(jì)][航空航天]

針對(duì)星載收發(fā)機(jī)的使用需求，設(shè)計(jì)了一種雙頻段、雙端口、雙天線共口徑的微帶天線。通過輻射貼片加載短路過孔技術(shù)，配合外部方形圓孔貼片和內(nèi)部圓形貼片切角技術(shù)，使雙天線均工作在主模。雙天線共口徑工作，分別輻射左旋圓極化和右旋圓極化波，有效降低星載雙天線布局復(fù)雜度。仿真結(jié)果表明：天線在中心頻點(diǎn)1.615 GHz處回波損耗為-13 dB，10 dB帶寬為50 MHz，增益為6 dB，半功率波束寬度為90°，±60°波束內(nèi)軸比小于3 dB；天線在中心頻點(diǎn)2.491 GHz處回波損耗為-18 dB，10 dB帶寬為40 MHz，增益為6 dB,半功率波束寬度為90°，±60°波束內(nèi)軸比小于3 dB；雙端口隔離度優(yōu)于32 dB。經(jīng)加工，實(shí)測(cè)結(jié)果與仿真結(jié)果一致，該天線對(duì)星載雙頻段、雙端口共口徑天線設(shè)計(jì)具有一定指導(dǎo)意義。

發(fā)表于：8/9/2022

基于虛擬儀器的顯示器音頻自動(dòng)測(cè)試系統(tǒng)設(shè)計(jì)[測(cè)試測(cè)量][其他]

針對(duì)傳統(tǒng)顯示器音頻測(cè)試過程中需通過繁瑣人工操作導(dǎo)致耗時(shí)冗長(zhǎng)的問題，結(jié)合顯示器音頻測(cè)試基本原理提出了一種基于虛擬儀器技術(shù)的顯示器音頻自動(dòng)測(cè)試系統(tǒng)方案。該方案設(shè)計(jì)了計(jì)算機(jī)與待測(cè)顯示器的通信電路，并通過LabVIEW與VC++的混合編程實(shí)現(xiàn)遠(yuǎn)程通信；接著，通過虛擬儀器的相關(guān)工具實(shí)現(xiàn)對(duì)測(cè)量?jī)x器的控制；最后，結(jié)合音頻測(cè)試步驟設(shè)計(jì)系統(tǒng)測(cè)試流程，實(shí)現(xiàn)全測(cè)試項(xiàng)目自動(dòng)執(zhí)行。經(jīng)過實(shí)驗(yàn)驗(yàn)證表明，相較于人工操作，相同精度情況下，該系統(tǒng)自動(dòng)化程度較高，測(cè)試平均時(shí)長(zhǎng)縮短了84.25%，為顯示設(shè)備音頻自動(dòng)測(cè)試提供了一種切實(shí)可行的參考方案。

發(fā)表于：8/9/2022

旋轉(zhuǎn)環(huán)境下的無線時(shí)鐘抖動(dòng)估計(jì)與修正方法[其他][其他]

直升機(jī)旋翼表面非定常載荷測(cè)量試驗(yàn)中，導(dǎo)電滑環(huán)的性能優(yōu)劣和現(xiàn)場(chǎng)環(huán)境的電磁輻射對(duì)外部時(shí)鐘信號(hào)的質(zhì)量影響較大，受影響的外部時(shí)鐘信號(hào)會(huì)導(dǎo)致錯(cuò)誤的采集動(dòng)作，從而無法準(zhǔn)確地獲取特定方位角處的載荷數(shù)據(jù)。為提高外部時(shí)鐘信號(hào)的品質(zhì)，提出一種用于旋轉(zhuǎn)環(huán)境下的數(shù)據(jù)采集系統(tǒng)的無線時(shí)鐘抖動(dòng)估計(jì)及修正方法，即外部時(shí)鐘信號(hào)經(jīng)無線收發(fā)模塊傳輸，采用兩組相位差90°的三角波進(jìn)行等幅度斜邊估計(jì)時(shí)鐘抖動(dòng)量，并且使用拉格朗日插值算法修正傳感器的采樣值。仿真與風(fēng)洞表明，該方法能有效地減小外部時(shí)鐘抖動(dòng)造成的采集誤差，對(duì)準(zhǔn)確測(cè)量旋轉(zhuǎn)環(huán)境下旋翼表面的載荷信號(hào)具有顯著效果。

發(fā)表于：8/9/2022

基于時(shí)頻色譜圖的串聯(lián)故障電弧識(shí)別[其他][其他]

由于電力線老化損壞以及連接處松動(dòng)會(huì)產(chǎn)生故障電弧，可能會(huì)意外引起嚴(yán)重的電氣火災(zāi)。不同類型的負(fù)載所引起的故障電弧存在差異，導(dǎo)致住宅區(qū)故障電弧識(shí)別變得困難。提出了一種基于時(shí)頻圖和深度卷積神經(jīng)網(wǎng)絡(luò)的串聯(lián)故障電弧識(shí)別的方法。通過故障電弧實(shí)驗(yàn)采集了負(fù)載正常工作和故障電弧的電流數(shù)據(jù)。單個(gè)負(fù)載半周期電流數(shù)據(jù)將通過連續(xù)小波變換轉(zhuǎn)換為三維特征圖像，然后將這些圖像輸入到改進(jìn)的深度卷積神經(jīng)網(wǎng)絡(luò)中進(jìn)行訓(xùn)練、測(cè)試。實(shí)驗(yàn)結(jié)果表明，單個(gè)負(fù)載正常和電弧狀態(tài)識(shí)別的精度在99.31%，對(duì)多個(gè)負(fù)載工作狀態(tài)的識(shí)別準(zhǔn)確率平均可以達(dá)到99.2%。

發(fā)表于：8/9/2022

從RTL到GDS的功耗優(yōu)化全流程[人工智能][工業(yè)自動(dòng)化]

功耗作為大型SoC芯片的性能功耗面積(PPA)三要素之一，已經(jīng)變得越來越重要。尤其是當(dāng)主流設(shè)計(jì)平臺(tái)已經(jīng)發(fā)展到了7 nm以下。AI芯片一般會(huì)有多個(gè)核心并行執(zhí)行高性能計(jì)算任務(wù)。這種行為會(huì)產(chǎn)生巨大的功耗。因此在AI芯片的設(shè)計(jì)過程中，功耗優(yōu)化變得尤為重要。利用一個(gè)典型的功耗用例波形或者一組波形，可以從RTL進(jìn)來開始功耗優(yōu)化?；镜姆绞绞墙柚鶭oules-replay實(shí)現(xiàn)基于RTL波形產(chǎn)生相對(duì)應(yīng)的網(wǎng)表波形。在Genus的syn-gen、syn-map、syn-opt三個(gè)綜合階段，都可以加入Joules-replay，并且產(chǎn)生和綜合網(wǎng)表相對(duì)應(yīng)的波形，用于Innovus PR階段進(jìn)一步地進(jìn)行功耗優(yōu)化。在Innovus中實(shí)現(xiàn)Place和Routing也分為3個(gè)階段：place_opt、cts_opt和route_opt。同樣每一步都可以引入Joules-replay來生成功耗優(yōu)化所需的網(wǎng)表波形。最終在Tempus timing signoff的環(huán)境中，再次引入波形進(jìn)行功耗優(yōu)化?；谏厦娴囊幌盗懈鱾€(gè)節(jié)點(diǎn)的精確功耗優(yōu)化該設(shè)計(jì)可以獲得10%以上的功耗節(jié)省。此時(shí)再結(jié)合multi-bit技術(shù)，最終可以獲得21%的功耗節(jié)省。

發(fā)表于：8/9/2022

基于Liberate+Tempus的先進(jìn)老化時(shí)序分析方案[電子元件][其他]

在先進(jìn)工藝節(jié)點(diǎn)(7 nm，5 nm及以下)下，電路老化已經(jīng)成為制約芯片性能和可靠性的“卡脖子”難題。老化效應(yīng)將導(dǎo)致器件延時(shí)增大，進(jìn)而產(chǎn)生時(shí)序違例的風(fēng)險(xiǎn)。數(shù)字電路設(shè)計(jì)工程師需要在時(shí)序分析中預(yù)判老化后的時(shí)序情況，并針對(duì)性地設(shè)置時(shí)序裕量，才能確保芯片在服役期限中可靠地運(yùn)行。鑒于此，導(dǎo)入基于Liberate+Tempus的考慮老化效應(yīng)的靜態(tài)時(shí)序分析(aging-aware STA)方案。評(píng)估結(jié)果顯示，該方案能在兼顧效率、準(zhǔn)確性、多樣場(chǎng)景老化時(shí)序分析的同時(shí)實(shí)現(xiàn)時(shí)序裕量釋放，為達(dá)成具備更高可靠性和更佳性能的先進(jìn)芯片設(shè)計(jì)提供有力依據(jù)。

發(fā)表于：8/9/2022

基于HITOC DK與3DIC Integrity的3DIC芯片物理設(shè)計(jì)[其他][其他]

使用了Cadence 3DIC Integrity工具，并結(jié)合芯盟特有的HITOC(Heterogeneous Integration Technology On Chip) Design Kit，進(jìn)行了3DIC(3D異構(gòu)集成)邏輯堆疊邏輯類型芯片的后端實(shí)現(xiàn)。項(xiàng)目中對(duì)于Cadence 3DIC Integrity工具中的proto seeds(即最小分布單元)進(jìn)行了拆分、分布、定義等方面的研究?jī)?yōu)化；并且對(duì)于頂層電源規(guī)劃與Hybrid Bonding bump間的布線排列進(jìn)行了算法優(yōu)化，在不影響電源網(wǎng)絡(luò)強(qiáng)壯性的情況下盡可能多地獲得Hybrid Bonding bump數(shù)量，從而增加了top die與bottom die間的端口數(shù)。最終結(jié)果顯示，在與傳統(tǒng)2D芯片實(shí)現(xiàn)的PPA(性能、功耗、面積)對(duì)比中，本實(shí)驗(yàn)獲得了頻率提升12%、面積減少11.2%、功耗減少2.5%的收益。

發(fā)表于：8/9/2022

基于老化特征化提取進(jìn)行時(shí)序分析的解決方案[其他][其他]

基于Cadence的Liberate + Tempus解決方案，采用一種先進(jìn)的標(biāo)準(zhǔn)單元老化特征化的方法，同時(shí)考慮了偏置溫度不穩(wěn)定性(Bias Temperatrure Instability，BTI)和熱載流子注入(Hot Carrier Injection，HCI)老化效應(yīng)，得到標(biāo)準(zhǔn)單元老化時(shí)序庫(kù)，用于Tempus進(jìn)行考慮老化的靜態(tài)時(shí)序分析(Aging-aware Static Timing Analysis，Aging-aware STA)。產(chǎn)生一套先進(jìn)的標(biāo)準(zhǔn)單元老化時(shí)序庫(kù)，能夠針對(duì)不同標(biāo)準(zhǔn)單元不同傳輸路徑，表征一定范圍的老化應(yīng)力條件的時(shí)序特征，改善了傳統(tǒng)添加全局時(shí)序減免值導(dǎo)致電路PPA(Performance/Power/Area)難以收斂的問題，同時(shí)只需要調(diào)用一套標(biāo)準(zhǔn)單元庫(kù)也使STA更加簡(jiǎn)潔易操作。

發(fā)表于：8/9/2022

基于Cadence 3D-IC平臺(tái)的2.5D封裝Interposer設(shè)計(jì)[其他][其他]

2.5D先進(jìn)封裝區(qū)別于普通2D封裝，主要在于多了一層Silicon Interposer(硅中介層)，它采用硅工藝，設(shè)計(jì)方法相比普通2D封裝更為復(fù)雜。而高帶寬存儲(chǔ)(High Bandwidth Memory，HBM)接口的互連又是Interposer設(shè)計(jì)中的主要挑戰(zhàn)，需要綜合考慮性能、可實(shí)現(xiàn)性等多種因素。介紹了基于Cadence 3D-IC平臺(tái)的Interposer設(shè)計(jì)方法，并結(jié)合HBM接口的自動(dòng)布線腳本可以快速實(shí)現(xiàn)Interposer設(shè)計(jì)；同時(shí)通過仿真分析確定了基于格芯65 nm三層金屬硅工藝的HBM2e 3.2 Gb/s互連設(shè)計(jì)規(guī)則，權(quán)衡了性能和可實(shí)現(xiàn)性，又兼具成本優(yōu)勢(shì)。

發(fā)表于：8/9/2022

一種加速大規(guī)模模擬和射頻IC后仿真的驗(yàn)證流程[微波|射頻][工業(yè)自動(dòng)化]

近年來，模擬射頻IC的功能越來越多, 導(dǎo)致片上集成的功能模塊快速增加。且進(jìn)入到先進(jìn)工藝節(jié)點(diǎn)后, 單一模塊的后仿真網(wǎng)表規(guī)模急劇增加。對(duì)后仿真速度以及debug效率提出了極高的要求，除了使用更為先進(jìn)的FULL-SPICE 仿真器(比如Cadence Spectre X等)提升仿真速度之外, 對(duì)后仿真輸入文件格式的選擇與優(yōu)化同樣是一種有效提升整體后仿真效率的方法。主要討論Cadence Quantus最新的SmartView輸出格式以及與ADE Assembler和Spectre X聯(lián)合加速后仿真驗(yàn)證的一種新流程，并給出了與傳統(tǒng)流程的對(duì)比結(jié)果。

發(fā)表于：8/9/2022

保序模塊的formal fpv驗(yàn)證[其他][其他]

與simulation驗(yàn)證相比，formal驗(yàn)證方法可以在短時(shí)間內(nèi)遍歷所有可能的激勵(lì)，大大提高驗(yàn)證的效率。保序模塊與時(shí)序控制以及流水線控制密切相關(guān)，設(shè)計(jì)規(guī)模較大，邏輯復(fù)雜度較高。介紹了使用formal fpv驗(yàn)證保序模塊的流程，并對(duì)JasperGold debug結(jié)果進(jìn)行了分析，采用formal fpv驗(yàn)證能提高驗(yàn)證效率，加快驗(yàn)證收斂速度。

發(fā)表于：8/9/2022

極化SAR影像地物智能分類技術(shù)進(jìn)展[其他][其他]

對(duì)基于極化SAR影像的地物分類技術(shù)發(fā)展進(jìn)行歸納與總結(jié)。首先提出地物分類技術(shù)的價(jià)值需求和應(yīng)用特點(diǎn)，對(duì)其所要解決的科學(xué)問題進(jìn)行歸納；其次總結(jié)分析極化SAR影像分類的一般技術(shù)流程；進(jìn)一步對(duì)國(guó)內(nèi)外研究現(xiàn)狀與技術(shù)算法特點(diǎn)進(jìn)行分類梳理，提出其在理論方法與地物分類應(yīng)用中的技術(shù)優(yōu)缺點(diǎn)，尤其對(duì)基于人工智能理論的極化SAR影像地物分類技術(shù)進(jìn)行探討；最后結(jié)合SAR遙感的發(fā)展趨勢(shì)，指出未來極化SAR影像地物智能分類技術(shù)的研究方向。

發(fā)表于：8/9/2022

一種基于深度強(qiáng)化學(xué)習(xí)的任務(wù)卸載方法[通信與網(wǎng)絡(luò)][汽車電子]

隨著車聯(lián)網(wǎng)的快速發(fā)展，車載應(yīng)用大多是計(jì)算密集和延遲敏感的。車輛是資源受限的設(shè)備，無法為這些應(yīng)用提供所需的計(jì)算和存儲(chǔ)資源。邊緣計(jì)算通過將計(jì)算和存儲(chǔ)資源提供給網(wǎng)絡(luò)邊緣的車輛，有望成為滿足低延遲需求的有效解決方案。這種將任務(wù)卸載到邊緣服務(wù)器的計(jì)算模式不僅可以克服車輛資源的不足，還可以避免將任務(wù)卸載到云可能導(dǎo)致的高延遲。提出了一種基于深度強(qiáng)化學(xué)習(xí)的任務(wù)卸載方法，以最小化任務(wù)的平均完成時(shí)間。首先，把多任務(wù)卸載決策問題規(guī)約為優(yōu)化問題。其次，使用深度強(qiáng)化學(xué)習(xí)對(duì)優(yōu)化問題進(jìn)行求解，以獲得具有最小完成時(shí)間的優(yōu)化卸載策略。最后，實(shí)驗(yàn)結(jié)果表明，該方法的性能優(yōu)于其他基準(zhǔn)方法。

發(fā)表于：8/9/2022

基于FPGA的雷達(dá)A式顯示電路設(shè)計(jì)[可編程邏輯][其他]

為了實(shí)現(xiàn)對(duì)雷達(dá)顯示技術(shù)的優(yōu)化與升級(jí)，設(shè)計(jì)實(shí)現(xiàn)了一種基于FPGA的雷達(dá)A式顯示電路，采用FPGA集成雷達(dá)顯示IP核實(shí)現(xiàn)雷達(dá)前端信號(hào)的采樣、處理及顯示。該設(shè)計(jì)利用FPGA芯片龐大的可編程邏輯單元以及豐富的成熟IP核的優(yōu)勢(shì)，實(shí)現(xiàn)了單片邏輯芯片實(shí)現(xiàn)雷達(dá)輸入信號(hào)的接收、采樣、變換以及顯示的功能，簡(jiǎn)化了以往雷達(dá)顯示電路的硬件結(jié)構(gòu)，降低了信號(hào)的顯示延遲，整體提升雷達(dá)顯示性能。同時(shí)該設(shè)計(jì)可以通過進(jìn)一步修改內(nèi)部IP核實(shí)現(xiàn)其他雷達(dá)顯示方式，使其具備硬件設(shè)備的通用性和可擴(kuò)展性。

發(fā)表于：8/9/2022

基于雙平行馬赫曾德調(diào)制器的微波光子測(cè)向技術(shù)研究[其他][其他]

針對(duì)傳統(tǒng)的電域測(cè)向方法工作頻率低、帶寬窄，很難滿足未來電子偵察系統(tǒng)需求的難題，介紹了一種結(jié)構(gòu)緊湊的基于相位干涉儀原理的微波光子測(cè)向方案，利用雙平行馬赫曾德調(diào)制器來實(shí)現(xiàn)超寬頻帶的高精度測(cè)向。仿真和實(shí)驗(yàn)結(jié)果表明，所提出的設(shè)計(jì)方法可以在5~40 GHz頻率范圍內(nèi)實(shí)現(xiàn)-90°~+90°的相位差測(cè)量，測(cè)量相位誤差可達(dá)到±2°以內(nèi)。

發(fā)表于：8/9/2022