无码一区二区三区在线观看,免费人成视频在线,两根粗大一前一后好深

基于嵌入式以太網(wǎng)的分布式數(shù)據(jù)采集系統(tǒng)[嵌入式技術(shù)][工業(yè)自動(dòng)化]

地震勘探是目前探測(cè)石油、天然氣和煤炭等地下資源的重要手段。提出了一種可用于地震勘探的分布式數(shù)據(jù)采集系統(tǒng)，能夠高精度地采集數(shù)據(jù)，通過(guò)以太網(wǎng)長(zhǎng)線傳輸后集中處理并存儲(chǔ)數(shù)據(jù)，利用電流環(huán)電路和長(zhǎng)穩(wěn)時(shí)鐘解決了時(shí)鐘同步問(wèn)題。實(shí)驗(yàn)證明：系統(tǒng)工作穩(wěn)定，數(shù)據(jù)傳輸可靠，性價(jià)比較高，具有良好的應(yīng)用前景。

發(fā)表于：9/1/2017

加載微擾金屬塊的消失模波導(dǎo)帶通濾波器的阻帶性能分析[通信與網(wǎng)絡(luò)][通信網(wǎng)絡(luò)]

介紹了一種通過(guò)在消失模波導(dǎo)濾波器中加載微擾金屬塊來(lái)提高濾波器阻帶寬度的方法，并給出了濾波器的等效電路圖?；谝豢頚u波段五階消失模波導(dǎo)帶通濾波器，利用HFSS軟件仿真分析確定了微擾金屬塊最佳加載位置。測(cè)試結(jié)果表明,加載微擾金屬塊有效抑制了濾波器第一寄生通帶的突起，從而起到提升消失模波導(dǎo)濾波器阻帶性能的作用。

發(fā)表于：8/31/2017

一種低時(shí)鐘頻率下UHF RFID標(biāo)簽芯片PIE解碼電路的實(shí)現(xiàn)方案[模擬設(shè)計(jì)][其他]

對(duì)于標(biāo)簽芯片，降低系統(tǒng)時(shí)鐘頻率是降低功耗、提高通訊距離的最有效手段。首先從理論上按照一種等效判決方法推導(dǎo)出PIE解碼電路的更低時(shí)鐘頻率，提出了一種低時(shí)鐘頻率下基于ISO 18000-6 TYPE C協(xié)議的UHF RFID標(biāo)簽芯片解碼電路的實(shí)現(xiàn)方案。設(shè)計(jì)的解碼電路大幅度降低了標(biāo)簽芯片解碼電路功耗，提高了標(biāo)簽響應(yīng)靈敏度。

發(fā)表于：8/31/2017

Sigmoid函數(shù)的分段非線性擬合法及其FPGA實(shí)現(xiàn)[可編程邏輯][汽車電子]

使用分段非線性逼近算法計(jì)算超越函數(shù)，以神經(jīng)網(wǎng)絡(luò)中應(yīng)用最為廣泛的Sigmoid函數(shù)為例，結(jié)合函數(shù)自身對(duì)稱的性質(zhì)及其導(dǎo)數(shù)不均勻的特點(diǎn)提出合理的分段方法，給出分段方式同逼近多項(xiàng)式階數(shù)對(duì)逼近結(jié)果精度的影響。完成算法在FPGA上的硬件實(shí)現(xiàn)，給出一種使用三階多項(xiàng)式處理Sigmoid函數(shù)的擬合結(jié)果及流水線架構(gòu)，處理精度達(dá)到10-5數(shù)量級(jí)，最大頻率達(dá)到127.327 MHz，滿足了高速、高精度的處理要求。

發(fā)表于：8/30/2017

片上電源網(wǎng)絡(luò)EMI二維分布的測(cè)量方法[電源技術(shù)][汽車電子]

了解電磁干擾(EMI)在片上電源分配網(wǎng)絡(luò)中的分布，能為研究芯片電磁抗擾性提供重要的信息。提出了一種感應(yīng)陣列用于測(cè)量EMI的分布。利用感應(yīng)陣列在電源上產(chǎn)生周期性噪聲并將其頻譜作為反饋信號(hào)，將受測(cè)電路的片上電源分配網(wǎng)絡(luò)當(dāng)作反饋信號(hào)的傳輸路徑，電源引腳作為觀測(cè)接入點(diǎn)。這種分布測(cè)量方法不需要額外獨(dú)立的供電網(wǎng)絡(luò)為測(cè)量電路供電，不會(huì)引入額外的芯片引腳，完全由數(shù)字標(biāo)準(zhǔn)單元組成，實(shí)現(xiàn)簡(jiǎn)單。在Global Foundry 180 nm工藝下設(shè)計(jì)完成了感應(yīng)陣列，并通過(guò)晶體管級(jí)仿真和電路實(shí)驗(yàn)驗(yàn)證了方法的可行性。

發(fā)表于：8/30/2017

基于抗隨機(jī)性故障分析的高效率可測(cè)試設(shè)計(jì)方法[模擬設(shè)計(jì)][工業(yè)自動(dòng)化]

為了在提高芯片測(cè)試覆蓋率的同時(shí)減少生產(chǎn)測(cè)試時(shí)的測(cè)試向量，提出了一種基于對(duì)電路進(jìn)行抗隨機(jī)向量故障分析，進(jìn)而在電路中插入測(cè)試點(diǎn)，從而提供芯片的測(cè)試效率的方法。實(shí)際電路的實(shí)驗(yàn)結(jié)果表明，使用了該方法的可測(cè)性設(shè)計(jì)，在不損失測(cè)試覆蓋率的情況下，能夠有效地減少平均45.85%的測(cè)試向量，從而幫助設(shè)計(jì)者提高芯片的測(cè)試效率。

發(fā)表于：8/28/2017

數(shù)字為主的混合信號(hào)設(shè)計(jì)的驗(yàn)證方法學(xué)[嵌入式技術(shù)][工業(yè)自動(dòng)化]

混合信號(hào)驗(yàn)證在當(dāng)前SoC設(shè)計(jì)中的作用越來(lái)越重要, 被稱為芯片流片以前的健康體檢, 可以有效避免芯片二次流片。結(jié)果證實(shí)大部分芯片的問(wèn)題可以通過(guò)合適的混合信號(hào)驗(yàn)證方法發(fā)現(xiàn)。當(dāng)前混合信號(hào)驗(yàn)證的主要挑戰(zhàn)包括行為級(jí)模型建模、晶體管級(jí)仿真速度、低功耗驗(yàn)證等，介紹了微控制器芯片KW41中使用的一整套混合信號(hào)驗(yàn)證方法，包括使用電路模型產(chǎn)生器生成wreal模型，混合模式數(shù)?；旌闲盘?hào)仿真，模擬電路斷言和電路檢測(cè)幫助實(shí)現(xiàn)自動(dòng)化檢驗(yàn)，模擬電路檢測(cè)發(fā)現(xiàn)模擬電路潛在問(wèn)題，用XPS MS做全芯片晶體管級(jí)仿真。該方法適用于所有數(shù)字設(shè)計(jì)為主的芯片。

發(fā)表于：8/28/2017

基于magnum II測(cè)試系統(tǒng)的MRAM VDMR8M32測(cè)試技術(shù)研究[嵌入式技術(shù)][汽車電子]

摘要: VDMR8M32是珠海歐比特公司自主研發(fā)的一種高速、大容量的TTL同步靜態(tài)存儲(chǔ)器(MRAM)，可利用其對(duì)大容量數(shù)據(jù)進(jìn)行高速存取。本文首先介紹了該芯片的結(jié)構(gòu)和原理，其次詳細(xì)闡述了基于magnum II測(cè)試系統(tǒng)的測(cè)試技術(shù)研究，提出了采用magnum II測(cè)試系統(tǒng)的APG及其他模塊實(shí)現(xiàn)對(duì)MRAM VDMR8M32進(jìn)行電性測(cè)試及功能測(cè)試。

發(fā)表于：8/28/2017

鄰近區(qū)域服務(wù)及開(kāi)發(fā)框架的需求分析[嵌入式技術(shù)][通信網(wǎng)絡(luò)]

隨著移動(dòng)網(wǎng)絡(luò)的發(fā)展，鄰近區(qū)域服務(wù)（Proximity Service，ProSe）成為近年來(lái)研究的新熱門領(lǐng)域，鄰近區(qū)域服務(wù)不僅需要解決移動(dòng)設(shè)備分布式通信問(wèn)題，還需要滿足服務(wù)發(fā)現(xiàn)、有效信息挖掘、隱私安全、節(jié)能等高層次的要求。當(dāng)前的研究缺少對(duì)各個(gè)層次具體需求的完整分析。文章嘗試將鄰近區(qū)域服務(wù)的需求分層次討論，同時(shí)嘗試總結(jié)對(duì)應(yīng)的開(kāi)發(fā)框架需要具備的特性，最后介紹了目前典型的開(kāi)發(fā)框架。

發(fā)表于：8/25/2017

基于網(wǎng)絡(luò)的工業(yè)機(jī)器人的仿真研究[嵌入式技術(shù)][信息安全]

依托StepRobotSA1400，研究了OpenGL在機(jī)器人仿真系統(tǒng)的應(yīng)用；通過(guò)CoDeSys編寫SA1400 PLC控制器程序，基于TCP/IP協(xié)議實(shí)現(xiàn)PC或其他終端與機(jī)器人控制器的通信，實(shí)現(xiàn)了在PC對(duì)StepRobotSA1400機(jī)器人進(jìn)行在線控制；同時(shí)通過(guò)離線仿真功能，真實(shí)地模擬了實(shí)際機(jī)器人的運(yùn)動(dòng)情況，預(yù)測(cè)和減少了實(shí)體機(jī)器人在實(shí)際運(yùn)行中出現(xiàn)的各種問(wèn)題。

發(fā)表于：8/25/2017

高速串行總線過(guò)孔結(jié)構(gòu)優(yōu)化及設(shè)計(jì)與仿真協(xié)同流程[嵌入式技術(shù)][其他]

56 G PAM4已經(jīng)是近年來(lái)高速串行總線設(shè)計(jì)的新熱點(diǎn)，同時(shí)行業(yè)也開(kāi)始關(guān)注56 G NRZ和112 G PAM4的實(shí)現(xiàn)。速率提升帶來(lái)了通道設(shè)計(jì)的挑戰(zhàn)，尤其是過(guò)孔結(jié)構(gòu)的優(yōu)化，是無(wú)源通道性能的關(guān)鍵指標(biāo)。從兩方面來(lái)介紹過(guò)孔結(jié)構(gòu)優(yōu)化，首先討論如何確保優(yōu)化的準(zhǔn)確性，如何通過(guò)仿真測(cè)試校準(zhǔn)的方法流程得到準(zhǔn)確的過(guò)孔結(jié)構(gòu)的S參數(shù)，準(zhǔn)確的仿真是優(yōu)化過(guò)孔結(jié)構(gòu)的前提。在對(duì)測(cè)試結(jié)果校準(zhǔn)的基礎(chǔ)上討論如何進(jìn)行準(zhǔn)確的過(guò)孔仿真，對(duì)比不同優(yōu)化方式的結(jié)果及影響。同時(shí)，關(guān)注Cadence Sigrity新的HSSO（High Speed Structure Optimizer）工具及流程，提升了設(shè)計(jì)及仿真優(yōu)化的效率，更重要的是提升了設(shè)計(jì)與仿真之間溝通的效率，并減少溝通不暢帶來(lái)的質(zhì)量問(wèn)題。

發(fā)表于：8/25/2017

基于硬件仿真加速平臺(tái)的PCIE系統(tǒng)級(jí)調(diào)測(cè)試方法[嵌入式技術(shù)][其他]

在帶真實(shí)PCIE設(shè)備的系統(tǒng)級(jí)測(cè)試環(huán)境中，由于驅(qū)動(dòng)程序或應(yīng)用測(cè)試程序的更換，可能需要頻繁引導(dǎo)操作系統(tǒng)，造成額外時(shí)間開(kāi)銷；同時(shí)，由于真實(shí)外設(shè)的存在，系統(tǒng)調(diào)試能力急劇降低，給調(diào)試帶來(lái)巨大挑戰(zhàn)。分別對(duì)帶真實(shí)PCIE設(shè)備的系統(tǒng)級(jí)驗(yàn)證流程及調(diào)試進(jìn)行了優(yōu)化。驗(yàn)證流程方面，一方面采用“抽屜式”內(nèi)存管理機(jī)制，通過(guò)ramdisk直接更換驅(qū)動(dòng)程序及benchmark，避免重復(fù)引導(dǎo)OS；另一方面，通過(guò)Ethernet通路實(shí)現(xiàn)程序更換，進(jìn)一步節(jié)省狀態(tài)恢復(fù)、PCIE熱復(fù)位時(shí)間。調(diào)試能力優(yōu)化方面，利用display buffer，SDL捕捉關(guān)鍵信號(hào)并導(dǎo)出處理后還原成波形，并通過(guò)選定合適的捕捉信號(hào)、buffer深度、降頻操作，盡可能增大連續(xù)波形長(zhǎng)度，改善調(diào)試能力。

發(fā)表于：8/25/2017

16 nm FinFET工藝信號(hào)EM問(wèn)題的分析和解決[模擬設(shè)計(jì)][汽車電子]

信號(hào)電遷移的問(wèn)題在先進(jìn)工藝節(jié)點(diǎn)越來(lái)越受到重視。通過(guò)一個(gè)基于16 nm TSMC工藝的SoC芯片，分析了Innovus和Voltus兩個(gè)工具在信號(hào)電遷移分析結(jié)果的差異。通過(guò)對(duì)成因的分析，解決了Innovus存在的問(wèn)題，使得絕大多數(shù)信號(hào)電遷移問(wèn)題在布局布線階段得到解決，大大縮短了后端設(shè)計(jì)收斂時(shí)間。

發(fā)表于：8/24/2017

3.5 GHz頻段5G系統(tǒng)基站對(duì)FSS地球站的干擾分析[通信與網(wǎng)絡(luò)][通信網(wǎng)絡(luò)]

為保障第五代移動(dòng)通信（5G）技術(shù)在我國(guó)的研發(fā)與測(cè)試，保護(hù)3.5 GHz頻段上衛(wèi)星固定業(yè)務(wù)（FSS）的正常工作，運(yùn)用最新5G系統(tǒng)參數(shù)和國(guó)際電信聯(lián)盟（ITU）相關(guān)建議書提供的仿真方法，開(kāi)展了3.5 GHz頻段上5G系統(tǒng)基站與FSS系統(tǒng)的共存研究。結(jié)果表明，3.5 GHz頻段上5G系統(tǒng)基站對(duì)FSS地球站同頻干擾較大，難以實(shí)現(xiàn)兩系統(tǒng)同頻共存，鄰頻部署時(shí)可通過(guò)一定的措施實(shí)現(xiàn)兩系統(tǒng)共存。

發(fā)表于：8/24/2017

看ADI如何應(yīng)對(duì)能量采集新挑戰(zhàn)[模擬設(shè)計(jì)][其他]

最近，在能量收集領(lǐng)域涌現(xiàn)了大量的創(chuàng)新成果；特別是隨著物聯(lián)網(wǎng)的飛速發(fā)展，越來(lái)越多的應(yīng)用會(huì)用到能量采集技術(shù)、能源管理系統(tǒng)和可充電電池，以便能夠在整個(gè)產(chǎn)品生命周期中持續(xù)使用。很多公司都在投入去開(kāi)發(fā)能量收集芯片，產(chǎn)生了很多創(chuàng)新技術(shù)；在這個(gè)細(xì)分領(lǐng)域中，ADI公司工業(yè)與能源事業(yè)部亞太區(qū)市場(chǎng)經(jīng)理張松剛先生提到：“遇到的問(wèn)題是想要將收集到的能量真正派上用場(chǎng)，既需要解決芯片自身低功耗的問(wèn)題，還要考慮如何大幅提高轉(zhuǎn)換效率，這對(duì)能量采集芯片設(shè)計(jì)提出了新的挑戰(zhàn)。”

發(fā)表于：8/24/2017