123,123,123

基于SystemVerilog语言的像素cache验证平台的实现[可编程逻辑][信息安全]

以SystemVerilog为基础，对自主研发的GPU“萤火虫2号”中像素cache部分搭建可重用的验证平台。该平台可以自动完成整个验证过程，并将验证结果打印到Linux终端和文件当中，方便程序员检查验证结果。实验结果表明，该验证平台对像素cache的功能验证覆盖率可以达到100%，并且具有良好的可重用性，能够全面、正确地完成RTL级功能验证，有效地提高了验证的效率和质量。

發(fā)表于：2016/11/10

一种改善LTE应用功率放大器性能的设计[微波|射频][通信网络]

针对LTE应用的射频功率放大器，提出了一种结构简单的改善功率放大器性能的方法，并应用该方法设计了一个基于InGaP/GaAs HBT工艺的两级F类功率放大器。该功率放大器采用了三阶交调失真消除技术、级间谐波抑制网络和带温度补偿特性的有源偏置电路以达到高线性度。此外，输出采用F类功率放大器谐波理论以获得高效率。该功放在工作电压为3.4 V，频率2.35 GHz处，分别使用连续波信号和10 MHz LTE调制信号输入测得：增益为27.5 dB，1 dB压缩点为30 dBm，最高效率点达到46%；平均输出功率为28 dBm时，无线接入邻道泄漏率为-38.4 dBc，功率附加效率为38%。

發(fā)表于：2016/11/10

基于DSP和FPGA的卫星信号模拟器设计与实现[嵌入式技术][航空航天]

为给卫星导航接收机的测试提供高稳定度、高精度、可复现的卫星信号，设计了一款卫星信号模拟器。该系统以DSP+FPGA作为核心芯片，并集成了射频上变频电路、高速D/A转换电路、Flash芯片和SDRAM芯片。系统可以实现GPS L1信号和BDS B1I、B2I、B3双模多频点卫星信号的模拟。利用商业接收机对硬件平台生成的卫星导航信号进行测试，定位结果验证了卫星信号模拟器设计的正确性，表明该系统达到了预期设计要求。

發(fā)表于：2016/11/10

基于FPGA的XFA约束重复检测匹配[可编程逻辑][数据中心]

针对目前正则表达式匹配中约束重复问题所带来的空间消耗爆炸以及失配等问题，基于FPGA设计了一种硬件约束重复检测匹配模块，该模块与基于并联ROM的XFA匹配模块相结合，可以快速实现约束重复的检测和匹配。通过定义约束重复参数存储器，计数模块仅消耗少量的硬件资源即可实现约束重复的检测匹配。实验中计数模块可实现Gbps的吞吐量，同时使正则表示式规则存储空间压缩50%以上。

發(fā)表于：2016/11/9

带工艺修调的低温漂片内振荡器设计[模拟设计][工业自动化]

针对片内CMOS振荡器频率稳定性不高的问题，提出了一种对温度和工艺的补偿方案。基准电压在正温度电阻上产生一路负温度系数的电流，将其与带隙基准产生的PTAT电流进行叠加得到零温度系数的电流对电容充电；采用数字修调网络对电容进行修调，振荡器频率的工艺漂移被显著降低。仿真结果表明：典型工作条件下，振荡器中心频率为1 MHz，占空比为50%；当温度在-40 ℃～125 ℃范围内变化时，振荡器输出频率漂移仅为0.8%；对电容进行修调后，在三种不同的工艺角下，输出频率相对误差仅为1.23%。振荡器对温度和工艺偏差不敏感，表现出良好的稳定性。

發(fā)表于：2016/11/9

基于FPGA的DSC高速译码器设计及实现[可编程逻辑][数据中心]

采用易于FPGA实现的归一化最小和算法，通过选取合适的归一化因子，将乘法转化成移位和加法运算。在高斯白噪声信道下，仿真该译码算法得出最佳的译码迭代次数，并结合Xilinx XC7VX485T资源确定量化位数。然后基于该算法和这3个参数设计了一种全新的、高速部分并行的DSC译码器。该译码器最大限度地实现了译码效率、译码复杂度、FPGA资源利用率之间的平衡，并在Xilinx XC7VX485T芯片上实现了该译码器，其吞吐率可达197 Mb/s。

發(fā)表于：2016/11/9

AD9957在射频数字化短波发射机中的应用和仿真分析[微波|射频][航空航天]

首先简要介绍了射频数字化短波发射机的基本原理以及AD9957芯片的主要功能，然后提出了一种利用AD9957芯片来实现射频数字化短波发射机内部数字上变频模块和数/模转换模块的方案，使用System View软件对AD9957在短波发射机中的应用进行仿真分析，最后给出了短波发射机中数字化部分的完整仿真电路图。

發(fā)表于：2016/11/9

纳米器件的散粒噪声检测方法研究[嵌入式技术][工业自动化]

针对纳米器件散粒噪声信号去噪方法的不足，利用散粒噪声信号在不同状态下的方差特性，提出了一种改进的经验模态分解算法(EMD)。该算法根据信号固有模态函数(IMFs)方差最大值与对应层数的关系自适应地选择需要处理的IMF层数，并与传统平均算法相结合提取了散粒噪声信号。实验结果表明：在不同程度(≥-3.92 dB)低频噪声环境下，与传统的EMD硬性去噪等方法比较可知，其信噪比提高了5.4 dB～7.0 dB，均方误差降低了36%以上，该方法有效地去除了低频噪声，提高了散粒噪声检测的有效性。

發(fā)表于：2016/11/9

基于OLS码的检错纠错抗辐射加固设计[嵌入式技术][数据中心]

由辐射粒子引起的多单元翻转（MCUs）已经成为了影响存储器可靠性的一个主要问题。而存储器抗MCUs的加固方法一般是使用可以纠正多个错误的错误纠正码（ECCs）。使用了正交拉丁方（OLS）码的故障容错系统被构造用以纠正存储器中的多个错误。OLS码是一类一步大数逻辑可译（OS-MLD）码，可以使用非常简单的大数逻辑电路来进行译码。由Verilog硬件描述语言实现设计，并且使用ModelSim进行了功能验证。

發(fā)表于：2016/11/8

基于软硬件协同技术的AHB-PCI测试平台[嵌入式技术][汽车电子]

针对AHB-PCI的桥接电路，搭建了一个测试其功能的平台。该平台主要由软件和硬件协同完成。硬件部分实现了两个符合AHB标准的RAM，一个作为主机，能够请求总线；另一个作为从机，可以接收数据。软件方面通过驱动程序对PCI部分进行相应配置和读写。通过实际测试比较，使用该方法搭建的平台比在modelsim上的仿真验证平台在正确性验证上更有保障。

發(fā)表于：2016/11/8

纳米级MOSFET衬底电流的偏置依赖性建模[模拟设计][汽车电子]

衬底电流是纳米级MOSFET电学性质分析的重要基础，也是集成电路设计的先决条件。建立精确的衬底电流模型是分析MOSFET器件及电路可靠性和进行电路设计所必需的。基于热载流子效应建立了一个常规结构纳米级MOSFET衬底电流的解析模型，并将模型的仿真结果与实验结果相比较，验证了模型的准确性。同时对衬底电流与沟道长度和偏置电压的关系进行了分析研究，结果表明，衬底电流具有显著的沟道长度与偏置依赖性。

發(fā)表于：2016/11/7

面向能量收集的电源技术综述[电源技术][汽车电子]

电源技术是能量收集技术的重要核心之一，它的任何突破性成果都将促使能量收集技术发生基础性的变革。着重介绍了面向能量收集的电源技术的发展现状，从电力电子电路与集成、电能管理控制方法与实现、多源能量收集管理系统整合与优化这三大研究领域分支展开论述，具体内容包括上述各研究分支的当前研究工作重点以及代表性技术方案。最后，考虑产品化需求，进一步指出今后面向能量收集的电源技术发展将继续围绕更低输入电压条件下更低功耗的电路启动、更低功耗地实现更精确跟踪的最大功率点（MPP）控制方法、更有效地实现多源能量收集与管理系统内部融合这三大关键科技难题展开。

發(fā)表于：2016/11/7

基于GJB289A总线SoC芯片的1553模块设计与实现[嵌入式技术][航空航天]

传统的1553模块主要采用DIP封装的协议处理器、计时器、收发器设计，PCB板重量大、功耗高、可靠性及维护性差，难以满足新型武器装备的“小、低、轻”要求。提出了一种基于自主正向的高速GJB289A总线（1~10 Mb/s）SoC芯片的1553模块设计方案，从硬件及软件设计上阐述了基于GJB289A总线SoC芯片的1553模块的设计与实现，并提出了该模块的技术优势。该模块是一款集成终端SoC芯片的GJB289A总线通信设备，实现了GJB289A总线中的BC、RT功能。该模块功耗低，性能、功能稳定可靠，可移植性强，集成度高，具有较高的成熟度，满足机载航空电子系统总线设计要求，已成功应用于多个项目中。

發(fā)表于：2016/11/4

小型化GJB289A数据总线协议处理SoC芯片设计[嵌入式技术][航空航天]

传统GJB289A总线节点采用分立器件实现其相应的功能，存在器件种类多、可维护性低、体积大、功耗高等问题，本设计HKS1553BCRT芯片采用SoC技术将微处理器、协议处理器、存储器等资源进行片上集成，可大大降低系统功耗（降低为原来的1/8），减少体积（减少为原来的1/4），减轻重量（为原来的1/6），提高系统可靠性，传输速率为1~10 Mb/s，满足机载/防务领域GJB289A总线BC/RT节点设计要求。详细阐述了HKS1553BCRT芯片架构、功能定义、工作原理和各个模块的设计方法，通过多层次、多角度验证，证明芯片功能性能稳定。该芯片已通过定型，成熟度高，集成度、可靠性显著提高。

發(fā)表于：2016/11/4

GJB289A数据总线系统设计研究[嵌入式技术][航空航天]

随着数据总线技术的发展和广泛应用，系统设计过程中需要考虑的因素越来越多，不仅包括系统设计的成本及易用性，还包括系统应用过程中的技术成熟度、稳定性、可靠性、系统实时性及鲁棒性等因素。针对一个高速GJB289A数据总线系统进行研究，分析了拓扑设计、BC设计、RT设计和总线控制等设计的关键技术，涵盖总线ICD设计、总线通信控制表配置、总线通信仿真、总线测试、总线监控、远程终端、中继器全套应用解决方案。本系统技术成熟度高，已经过某型号机载总线通信验证实验，稳定、可靠、多功能且方便易操作，为用户提供良好的人机界面接口，可实现高速GJB289A总线半物理配置/仿真/监控/中继/性能分析，可辅助完成机载航电系统总线设计、验证及综合。

發(fā)表于：2016/11/3