1月18日消息，英特爾本周四對(duì)其EMIB（Embedded Multi-die Interconnect Bridge，嵌入式多芯片互連橋）技術(shù)與傳統(tǒng)2.5D封裝方案進(jìn)行了對(duì)比，強(qiáng)調(diào)EMIB在成本、設(shè)計(jì)復(fù)雜度和系統(tǒng)靈活性等方面具備明顯優(yōu)勢(shì)，更適合用于下一代先進(jìn)封裝芯片的設(shè)計(jì)與擴(kuò)展。

英特爾表示，EMIB 已被廣泛應(yīng)用于其多款產(chǎn)品中，包括 Ponte Vecchio、Sapphire Rapids、Granite Rapids、Sierra Forest，以及即將推出的 Clearwater Forest 系列。

未來，無論是英特爾自研芯片還是面向代工客戶的產(chǎn)品，先進(jìn)封裝都將成為核心能力之一。這些面向數(shù)據(jù)中心的高端芯片通常采用大規(guī)模封裝，集成多個(gè)芯粒（Chiplet），并通過 EMIB 及其他英特爾自有封裝技術(shù)進(jìn)行互連。

作為對(duì)比，目前行業(yè)競(jìng)爭(zhēng)對(duì)手（如臺(tái)積電）的先進(jìn)封裝方案主要基于 2.5D 和 3D 技術(shù)。在 2.5D 封裝中，多個(gè)芯粒通過一整塊硅中介層進(jìn)行連接，芯粒之間的信號(hào)傳輸依賴硅中介層內(nèi)的 TSV（硅通孔）。

英特爾指出，這種方案需要額外使用大量?jī)H用于布線的硅材料，隨著芯片尺寸增大，封裝成本和設(shè)計(jì)復(fù)雜度顯著上升，同時(shí) TSV 也會(huì)對(duì)良率帶來不利影響。

英特爾認(rèn)為，2.5D 封裝在芯片尺寸和芯粒組合方式上存在一定限制，不利于靈活地混合不同類型的計(jì)算芯粒和存儲(chǔ)芯粒，限制了系統(tǒng)級(jí)設(shè)計(jì)的自由度。

相比之下，EMIB 通過將小型硅橋直接嵌入封裝基板，在需要互連的芯粒之間提供高速連接，無需使用整塊硅中介層。英特爾強(qiáng)調(diào)，這種方式不僅降低了材料和制造成本，還能根據(jù)需求靈活放置互連橋，從而提升封裝設(shè)計(jì)的可擴(kuò)展性。

英特爾目前將 EMIB 分為兩種主要形態(tài)。

其一是 EMIB 2.5D，適用于邏輯芯片之間或邏輯芯片與 HBM 之間的連接，并已于 2017 年進(jìn)入量產(chǎn)。EMIB-M 在硅橋中集成 MIM 電容，EMIB-T 則在硅橋中引入 TSV，以便更好地支持不同封裝方案的 IP 集成。

其二是 EMIB 3.5D，該方案將 EMIB 與 Foveros 3D 封裝結(jié)合，用于構(gòu)建更加復(fù)雜的異構(gòu)系統(tǒng)。例如，英特爾數(shù)據(jù)中心 GPU Max 系列 SoC 便采用了 EMIB 3.5D 方案，集成了 47 個(gè)有效芯粒、跨越 5 種制程節(jié)點(diǎn)，總晶體管數(shù)量超 1000 億。

英特爾總結(jié)了 EMIB 的三大核心優(yōu)勢(shì)：封裝良率處于正常范圍、具備顯著的成本節(jié)約空間，以及整體設(shè)計(jì)流程相對(duì)簡(jiǎn)單。

英特爾認(rèn)為，隨著其加速推進(jìn)代工業(yè)務(wù)，并布局包括 14A 在內(nèi)的先進(jìn)制程節(jié)點(diǎn)，EMIB 與 Foveros 等先進(jìn)封裝技術(shù)將成為提升競(jìng)爭(zhēng)力的關(guān)鍵因素，也有望加劇與臺(tái)積電在高端芯片制造領(lǐng)域的競(jìng)爭(zhēng)。