頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 基于RTL综合策略的状态机优化方案 有限状态机及其设计技术是数字系统设计中的重要组成部分，是实现高效率、高可靠性逻辑控制的重要途径。大部分数字系统都可以划分为控制单元和数据单元两个组成部分。通常，控制单元的主体是一个状态机，它接收外部信号以及数据单元产生的状态信息，产生控制信号序列。 發(fā)表于：2011/12/29 基于FPGA实现多DSP系统的数据流高效广播 以ADSP-TS201构成的多DSP系统中，链路口数目有限会造成数据广播复杂度的提高。为此提出了一种基于FPGA实现DSP间广播通信的方案。设计了基于FPGA的链路口接收和发送模块，采用自定义数据报头，完成了基于令牌和轮询的数据调度状态机的设计，实现了DSP之间的一对一、一对多以及多对多的广播通信。经验证，该广播通信方法的吞吐率单向可达150 MB/s，双向可达300 MB/s，数据传输可靠，具有可扩展性。 發(fā)表于：2011/12/29 用户自定制Nios处理器的FFT算法指令 在Altera的Nios嵌入式处理器中。用户可以在Nios指令系统中增加用户自定制指令来满足某种特定的应用需求。自定制指令可以访问存储器或Nios系统外的逻辑资源。增强系统的实时处理能力，特别适用于DSP、数据包处理及对计算密集型软件进行优化。 發(fā)表于：2011/12/28 影响FPGA设计中时钟因素的深入探讨 时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行，这就要求时钟信号时延差要非常小，否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的延时对保证设计的稳定性有非常重要的意义。 發(fā)表于：2011/12/28 基于Camera Link接口的图像压缩解压缩系统设计 应用Altera公司的StratixTMII系列FPGA EP2S30F484I5芯片和基于Camera Link接口的数码相机CV-A10CL，设计实现了对高分辨率黑白数字图像进行拆分压缩、解压缩及PCI总线接入拼接恢复的系统。系统分为数码相片压缩单元、数码相片解压缩单元和基于MFC的图像拼接恢复程序。数码相片压缩单元完成对来自相机Camera Link接口数据的接收、缓存、图像数据压缩并发送，数码相片解压缩单元完成对接收到的已压缩的图像数据进解压缩，并将解压缩后的图像数据通过PCI总线传输至PC上显示。 發(fā)表于：2011/12/28 H.264/AVC High Profile视频编码中自适应变换模块的设计 提出了一种可配置的整数变换运算单元并将其用于H.264/AVC High Profile视频编码器的自适应变换模块中。通过变换类型信号的配置，该变换单元可以完成相应的变换操作。本设计采用Altera公司的Cyclone II系列FPGA进行实现和验证，布局布线后的最大工作频率为63 MHz，采用4个可配置变换单元的变换模块，可以满足HD1080P@50帧/s视频的实时编码要求。 發(fā)表于：2011/12/28 FPGA+CPU：下一代嵌入式系统 深亚微米时代，处理器和FPGA跟随摩尔定律沿着各自的路径向前发展，少有交集。处理器不断加强运算能力，并充分利用新增加的并且越来越小的晶体管不断完善外围功能，走上单片集成的道路。FPGA则通过工艺技术的进步增大自身容量降低功耗，把预处理运算、接口电路等吸收进了FPGA。 發(fā)表于：2011/12/27 基于CPLD和单片机的任意波形发生器设计 在电子工程设计与测试中，常常需要一些复杂的、具有特殊要求的信号，要求其波形可任意产生，频率方便可调。通常的信号产生器难以满足要求，市场上出售的任意信号产生器价格昂贵。 發(fā)表于：2011/12/27 华润上华超高压700V BCD系列工艺成功实现量产 华润微电子旗下的华润上华科技有限公司（后简称“华润上华”）近日宣布其超高压700V BCD系列工艺成功实现量产。自2010年华润上华在国内首家推出第二代硅基700V BCD工艺后，通过与客户的密切合作，700V BCD系列工艺在2011年底成功实现量产。这是华润上华在超高压工艺领域卓越研发能力和量产能力的体现，增强了华润上华在BCD工艺平台的核心竞争力。 發(fā)表于：2011/12/27 用CPLD和外部SRAM构成大容量FIFO的设计 随着数字电视技术的进一步成熟，在视频服务器方面，利用支持软件丰富、运算速度不断提高、具有较高性能价格比的微机来代替昂贵的专用设备实现数字视频码流的复用具有一定的实际意义，但是一般的桌面操作系统定时不够精确、处理大量并发任务效率不高以及突发传送等问题影响了复用后码流的质量，为了保证复用后的码流可以均匀平滑地传送到调制器，还考虑到微机的工作效率，就需要用FIFO来进行码流的缓冲。如果FIFO的容量足够大，微机就可以通过DMA方式一次发送大量的数据，最后再经过FIFO的缓冲，按照预设频率均匀送出。 發(fā)表于：2011/12/27 <…325326327328329330331332333334…>
