頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 LTE中卷积码的译码器设计与FPGA实现 本文设计的译码器，利用Tail-biting卷积码的循环特性，采用固定延迟的算法与维特比算法结合，使其硬件实现更简单，采用并行结构以及简单的回溯存储器方法，显著提高译码器速度。在设计各个子模块时，优化了硬件结构，减少占用资源和降低功耗，使其整体性能更优。 本文设计的译码器在FPGA上实现和验证，能达到135．78 MHz时钟，该译码器达到了LTE系统所要求的122．88 MHz时钟要求，达到了LTE系统所要求的整体性能，并已应用到ASIC芯片设计中。 發(fā)表于：2011/8/8 中芯国际新CEO落定邱慈云：控制权争夺告一段落 8月5日，记者从中芯国际内部得知，华虹NEC现任CEO邱慈云将接替王宁国出任中芯国际首席执行官兼执行董事。 發(fā)表于：2011/8/8 台积电28纳米工艺量产受终端市场不振影响 超威(AMD)、辉达(NVIDIA)、高通(Qualcomm)新一世代28纳米芯片已于第2季完成设计定案(tape-out)，并开始与台积电讨论下半年的投片计划。 其中超威Southern Islands系列绘图芯片将于第3季末量产，辉达Kepler系列绘图芯片则会在第4季下旬量产，至于高通28纳米ARM架构应用处理器Krait也将于9月后开始投片。 發(fā)表于：2011/8/8 基于视频解码芯片与CPLD的实时图像采集系统的设计 本文设计了一套基于视频解码芯片SAA7114H与CPLD的实时图像采集系统,其硬件结构简单,系统稳定,完全满足基于DSP的活动目标跟踪系统的需要,具有很强的实用性,稍加改动即可用于其他场合,如监控系统等。 發(fā)表于：2011/8/6 FPGA与USB技术在纺织品数字印刷机系统中的应用 介绍了纺织品数字印刷机的设计概况以及USB控制器CY7C68013A的特性，阐述了通过Verilog HDL语言设计FPGA对 USB 控制器的访问控制操作、USB控制器固件程序设计、USB驱动程序设计及PC端的应用程序设计。测试结果表明， FPGA通过USB接口实现了高速可靠的数据传输。 發(fā)表于：2011/8/5 基于CPLD的位同步时钟提取电路设计 本位同步时钟提取方案已在CPLD器件上进行了仿真实现，通过以上的分析可知，本位同步时钟的提取方案具有结构简单、节省硬件资源、同步建立时间短等优点，在输入信号有一次跳变后，系统出现连“1”连“0”，或信号中断时，此系统仍然能够输出位同步时钟脉冲，此后，只要输入信号恢复并产生新的跳变沿，系统仍可以调整此位同步时钟脉冲输出而重新同步，此系统中输入的时钟信号频率相对码元速率越高，同步时钟的位置就越精确，而当输入码元速率改变时，只要改变本系统中的N值系统就可重新正常工作。 發(fā)表于：2011/8/5 CDMA 2000系统中前向链路卷积编码器的FPGA实现 FPGA是可编程逻辑器件，它的主要优点在于可以借助EDA工具通过软件编程对器件的硬件结构和工作方式进行重构，这就使得硬件设计具有软件设计的灵活性和便捷性。本设计采用VHDL语言并选用可编程逻辑器件在QuartusⅡ下来实现CDMA 2000系统中的前向链路卷积编码器。 發(fā)表于：2011/8/5 用CPLD实现基于PC104总线的429接口板 PC104总线系统是一种新型的计算机测控平台，作为嵌入式PC的一种，在软件与硬件上与标准的台式PC(PC/AT)体系结构完全兼容，它具有如下优点：体积小、十分紧凑，并采用模块化结构，功耗低，总线易于扩充，紧固堆叠方式安装，适合于制作高密度、小体积、便携式测试设备，因此在军用航空设备上有着广泛的应用，但也正是PC104板的这种小尺寸结构、板上可用空间少给设计带来了一定的困难，所以本设计采用了复杂可编程器件CPLD，用CPLD完成了PC104总线与429总线通讯的主要电路，大大节省了硬件资源，本文着重介绍了C 發(fā)表于：2011/8/5 利用FPGA平台架构提升信息娱乐系统设计灵活性 开发车载信息娱乐系统面临着前所未有的挑战。事实上，支持众多不一致甚至矛盾的要求需要采用全新的思路。设计基于FPGA的平台就是一种可行的解决方案，可通过设计灵活性来满足多样化的汽车要求。 發(fā)表于：2011/8/4 运用SAD算法降低FPGA资源利用率 资源共享是一种在保持功能性的同时减少面积或资源占用率的传统方法。其中包括通过将一个以上的运算映射到一个运算器，实现算术运算器(如加法器、乘法器等)的共享。例如，共享后3个加法器可执行6个而不是3个加运算，使用的加法器数量减少了一半，从而减少了资源占用率。通过Xilinx ISE软件，可以在合成属性对话框中开启相应开关(resource sharing)后进行资源共享。当在一个if-else程序块(图1)或case-endcase程序块(图2)中描述互斥的任务后，这些工具能检测并实施资源共享。 發(fā)表于：2011/8/4 <…365366367368369370371372373374…>
