頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 用PSoC Express实施透明无代码PSoC应用开发 PSoC作为可编程的系统级芯片(SoC)，克服了SoC制设计制造周期长和成本高的缺点。其集成了微控制器以及嵌入式系统中通常位于微控制器周围的模拟及数字组件。它具有混合信号ASIC的优势，同时又无需ASIC NRE或设计完成时间。从而帮助客户节约设计时间和板上面积，降低了功耗及系统成本。 發(fā)表于：2011/7/27 ARM7与FPGA在工业控制中的结合应用 工业控制中往往需要完成多通道故障检测及多通道命令控制（这种多任务设置非常普遍），单独的CPU芯片由于其外部控制接口数量有限而难以直接完成多路检控任务，故利用ARM芯片与FPGA相结合 發(fā)表于：2011/7/27 基于CPLD的容错存储器的设计实现 存储器是电路系统中最常用的器件之一，采用大规模集成电路存储芯片构成。实际统计表明，存储器在太空应用中的主要错误是由瞬态错误(也叫单个事件扰动，SEU)所引起的一位错[1]或者相关多位错，而随机独立的多位错误极少。半导体存储器的错误大体上分为硬错误和软错误，其中主要为软错误。硬错误所表现的现象是在某个或某些位置上，存取数据重复地出现错误。出现这种现象的原因是一个或几个存储单元出现故障。软错误主要是由α粒子引起的。存储器芯片的材料中含有微量放射性元素，他们会间断地释放α粒子。这些粒子以相当大的能量冲击存储电容，改变其电荷，从而引起存储数据的错误。引起软错误的另一原因是噪声干扰。同时在太空环境下，在带电粒子足够能量撞击下，存储器的存储单元中的位发生翻转从而产生SEU错误 ［2］ 。本文设计实现了用CPLD技术和纠检错芯片对存储器进行容错，大大提高了系统的可靠性。下面是具体容错存储器和门警电路的设计。 發(fā)表于：2011/7/27 基于CPLD的IRIG-B码对时方式在继电保护装置中的应用 时间的精确和统一是变电站自动化系统的最基本要求。只有电力系统中的各种自动化设备(如故障录波器、继电保护装置、RTU微机监控系统等)采用统一的时间基准，在发生事故时，才能根据故障录波数据，以及各开关、断路器动作的先后顺序和准确时间，对事故的原因、过程进行准确分析。统一精确的时间是保证电力系统安全运行，提高运行水平的一个重要措施。全球定位系统(GPS)的出现为实现这些需求提供了可能。 發(fā)表于：2011/7/27 在FPGA中置入可配置的32位处理器增加设计灵活度 嵌入式系统与桌面PC结构非常不同，但其底层技术发展却是一样的，而且遵循着类似发展趋势。当桌面PC转向64位架构来满足不断增长的存储器要求时，嵌入式系统也由于同样的原因快速转向32位处理器。桌面/服务器计算市场主要围绕x86架构，大多数创新和差异都在系统级，如双核、四核或多核架构、集成图像处理器单元和存储器控制器等等。同样，嵌入式系统则主要围绕简单的32位RISC处理器，多核架构、集成外设以及可配置处理等系统级进展，使得设计人员能够快速适应不断 發(fā)表于：2011/7/27 IC的22nm时代来临 450mm硅片大势所趋 每年七月在美国加州举行的Semicon West展览会是全球最大的半导体设备与材料展览会之一。由于展览会在七月举行，正好上半年已过，所以在会议期间许多高管会对产业的发展与前景发表看法。本文试图综合展览会与产业于上半年的进展加以概括，讨论一些业界特别关注的课题。 發(fā)表于：2011/7/27 基于FPGA的实时无损数据压缩系统设计 在工业生产和科研中，通常要对信号进行长时间高速采样，会产生大量采样数据。在一些特殊环境下，受体积和功耗的限制，不能添加过多存储器，需要引入数据压缩技术来解决。软件压缩算法的运算量较大，需要很高的CPU运算速度和数据缓存空间，所以软件压缩一般应用在对时间要求不高的非实时压缩场合。而对运行速度有特殊要求的情况下，对数据的实时压缩一般都要用硬件实现。有损压缩之后数据进行重构，与原来的数据有所不同。多数数据采集系统因被测对象的不确定性，需要采用无损数据压缩。由于LZW无损压缩算法具有自适应特性，在对信号统计特性不明确的情况下仍然有较好的压缩效果。结合FPGA的高集成度、低功耗、灵活性及并行运算的特性，该设计用FPGA硬件实现LZW算法，以提高系统的实时压缩能力。 發(fā)表于：2011/7/27 基于FPGA实现CPCI数据通信 以PCI9054为核心介绍了CPCI板卡与嵌入式CPU板卡之间高速数据通信系统接口的软硬件设计。PCI9054因其灵活和方便的接口功能，使操作者只需关心LOCAL BUS接口电路的时序设计，并且利用其传输速率高的特性，可以帮助一些对实时性要求较高的系统解决其传输数据的问题。 發(fā)表于：2011/7/26 基于CoolRunner CPLD的MP3应用开发板的设计与实现 本文介绍了基于CoolRunner CPLD的MP3应用开发板的设计流程，验证了利用现有IP Core设计的可行性和高效性。在设计过程中，硬件（实验评估板）的设计和基于IP Core的算法设计可同步进行，避免了两者因异步带来的设计周期的延长。实践证明本文的设计思路和实现方法是一种灵活、快速、可靠地开发数字系统平台的设计方案。 發(fā)表于：2011/7/26 Altera在亚洲13个城市举办2011年度技术巡展 活动：Altera®公司今天宣布与代理商合作，将于2011年8月至11月在亚太地区13个城市举办免费的技术研讨会。研讨会将在以下国家举行：中国、韩国、马来西亚、台湾和印度。 發(fā)表于：2011/7/26 <…370371372373374375376377378379…>
