頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 基于FPGA PCI的并行计算平台实现 PCI总线(外设互联总线)与传统的总线标准——ISA总线(工业标准结构总线)相比，具有更高的传输率(132MBps)、支持32位处理器及DMA和即插即用等优点，用于取代ISA总线而成为目前台式计算机的事实I/O总线标准，在普通PC机和工控机上有着广泛的应用。PCI总线为满足在插卡和系统存储器中高速传输数据的要求提供了很好的途径。 發(fā)表于：2011/8/4 基于FPGA的数字磁通门传感器系统设计和实现[图] 针对传统磁通门信号处理电路中模拟元件的缺点，设计一种基于现场可编程门阵列(FPGA)的数字磁通门系统。整个系统采用闭环结构，由激励产生模块、信号处理拱块和负反馈模块组成。外围模拟电路用高速D/A、A/D芯片取代，有利于系统温度稳定性的提到。FPGA内的数字逻辑实现了磁通门信号解算、激励正弦信号发生、D/A、A/D输入/输出串并转换的功能，首先用硬件描述语言(HDL)设计并仿真，然后下载、配置到FPGA中，调试完成后进行实验，通过实时处理双铁芯磁通门传感器探头输出信号对系统进行测试。实验结果证实了系统功能的正确性。闭环结构的采用提高了系统信号梯度线性度，与模拟系统相比，基于数字逻辑的设计温度性能更稳定，更易于小型化，可移植性更强。 發(fā)表于：2011/8/3 关于单片机脉冲信号源的CPLD实现方法 单片机产生的脉冲信号源由于是靠软件实现的，所以输出频率及步进受单片机时钟频率、指令数和指令执行周期的限制。文中介绍了一种以CPLD为核心的脉冲信号源，脉冲信号源的参数(频率、占空比)由工控机通过I／O板卡设置，设定的参数由数码管显示，这种脉冲信号源与其它脉冲信号发生电路相比具有输出频率高、步进小(通过选用高速CPLD可提高频率及缩小步进)、精度高、参数调节方便、易于修改等优点。 發(fā)表于：2011/8/3 CPLD在基于PCI总线功率模块设计中的应用 利用CPLD技术实现了逻辑和时序的控制,简化了硬件电路设计。基于CPLD的可编程特点，可以在不改变硬件电路整体结构的情况下对设计电路进行改造、升级以及维护：并且减少了软件程序的操作指令，简化了系统结构，提高了数据处理和读取速度。基于CPLD的PWM控制器电路结构简单，设计方便，简化了外部线路设计，节省了PCB板空间：解决了机电一体化开发平台中MCU模块与功率模块基于PCI总线的通信，并且设计产生占空比和频率范围可调的PWM信号能满足直流电机的要求,适用于自动控制和电力电子领域。 發(fā)表于：2011/8/3 FPGA的DDS调频信号研究与实现 用FPGA实现DDS调频信号电路较采用专用DDS芯片更为灵活，只要改变FPGA中ROM内的数据和控制参数，DDS就可以产生任意调制波形，且分辨率高，具有相当大的灵活性。相比之下，DDS的功能完全取决于设计需求，可以复杂也可以简单，而且FPGA芯片还支持在系统现场升级。另外，将DDS设计嵌入到FPGA芯片所构成的系统中，其系统成本并不会增加多少，而购买专用芯片的价格则是前者的很多倍。所以采用FPGA来设计DDS系统具有很高的性价比。 發(fā)表于：2011/8/3 科学家发现最薄单层石墨烯 或可制造芯片 随着科技的不断发展，电脑和手机的运行速度也将会越来越快。科学家近日就对外公布了一种超薄的单层石墨烯物质，有望被用作电脑和手机等未来电子产品中的芯片制作材料，从而来提高这些电子产品的运行速度。 發(fā)表于：2011/8/3 大容量串行e-Flash的FPGA配置方案 本方案提出了一种基于大容量串行e-Flash的XilinxSpartanlI系列FPGA在线配置的方法。该方案适用于采用MCU的嵌入式系统中，占用MCU的I/O口资源少，且可以实现ROM的共享。MCU程序采用C语言编写，便于在单片机、ARM等MCU间的移植。经过实际测试，配置XC2S30仅需数秒，可以应用在对设备开机时间要求不高的场合。本方案已经应用在某电力测量设备中，效果理想，运行可靠。 發(fā)表于：2011/8/2 用FPGA实现数字电视条件接收系统 在采用MPEG-2的数字电视中，加扰过程就是用一个由控制字CW控制的伪随机序列对PES流或TS流进行扰动，使没有被授权的用户不能观看节目。对于授权用户，他们的接收机也有一个同样的伪随机序列产生器，如果接收到正确的CW，就可以生成解扰序列，解除信号的扰动，恢复出接收机可以播放的信号。 發(fā)表于：2011/8/2 基于CPLD／FPGA的多串口设计与实现 本文详细介绍了CPLD／FPGA多串口设计的内部构成，对各个模块的工作原理和关键信号进行了分析，给出了EDA软件仿真形波和测试结果。通过对FPGA／CPLD多串口的设计与实现，为嵌入式系统中串口的扩展提供了一定的帮助。 發(fā)表于：2011/8/2 移频键控信号测量系统设计 为了提高铁路机车中移频键控信号的测量精度，给出了一种利用FPGA和ARM处理器测量频率的方法。该方法在FPGA中利用量化时钟实时测量一组FSK信号周期长度，并将测量数据存储在FPGA内部设计的双口RAM中。FPGA通过设计的串口模块将测量数据送给ARM处理器，ARM处理器对产生测量误差的主要原因进行分析，并对上、下边频切换时产生的畸变数据进行处理，给出了时间间隔测量误差的分析和补偿方法。实验表明，该系统具有较好的抗扰动能力，能够满足一般工业现场测试速率和精度的要求。 發(fā)表于：2011/8/2 <…366367368369370371372373374375…>
