頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 抗SEU存储器的设计的FPGA实现 本设计中的抗SEU存储器的设计可通过ACTEL的ProAsic系列A3P400 FPGA实现，并可使用与其配套的Liber08.5 EDA工具进行代码的编辑和原理图的绘制，并进行功能仿真与电路的综合。通过仿真可以看到，本设计可以达到预期的目的，它既可实现存储器的抗SEU设计，又可以满足对存储器使用灵活性的要求，而且具有功能完善、适应性强、电路简单等特点，非常适用于星载RAM的抗辐射电路设计。 發(fā)表于：2011/7/26 如何在赛灵思FPGA设计中保留可重复结果？ 就获得可重复结果而言，资源利用和频率要求都很高的设计是最大的挑战。它们也是可重复结果流程需求最高的设计。得到可重复结果的第一步是在 HDL设计阶段运用设计合理的实践。遵循出色的分层边界实践有助于保持逻辑整体性，而这在设计变更时有助于保持可重复结果。一条不错的规则就是把那些需要整体优化、实施和验证的逻辑放在同一层级。另外需要记录模块的输入和输出。这样就可以把时序路径保持在模块内部，从而避免模块改变时引起相互影响。最后，把所有需要放入更大 FPGA资源 （如 Block RAM 或 DSP）的逻辑全部设置在相同层级。 發(fā)表于：2011/7/26 JPEG2000中5／3离散小波多层变换FPGA实现研究 本文提出了一种快速、有效的JPEG 2000 5／3小波变换的VLSI设计结构，该结构将数据的奇偶分裂、边界延拓嵌入到地址产生单元对双端口RAM的操作中，不需要额外的计算单元，采用移位-相加操作代替卷积操作，通过Verilog编写RTL级代码并进行功能仿真，最后完成了在FPGA上的验证，最高时钟频率达到156 MHz，整体性能优越。 發(fā)表于：2011/7/26 FPGA 是实现绿色搜索技术的关键 我们用这个项目探讨了 FPGA 加速的可能性，并展示了 FPGA 作为数据中心绿色环保技术的巨大潜力。我们希望进一步扩展这项研究，调查文档处理所需的全系列工作任务，如语法分析、词干、索引、搜索以及过滤等。我们清楚地认识到，现有系统在节能潜力方面很有限，我们希望研究能以业界最高效率专门执行信息检索任务的可定制硬件平台。这样，我们就能显著加速算法的执行，同时大幅度降低能耗，从而开发出更加环保、速度更快的数据中心。 發(fā)表于：2011/7/26 LZW改进压缩算法的FPGA实现 LZW算法逻辑简单，实现速度快，擅长于压缩重复出现的字符串；无需事先统计各字符的出现概率，一次扫描即可；相对于其他算法，更有利于硬件实现。本文利用FPGA实现了改进的LZW压缩算法，仿真证明其算法具有很高压缩率，适合工程的实际应用。 發(fā)表于：2011/7/26 MIT实现9nm工艺电子束光刻技术 麻省理工学院（MIT）的研究人员表示，已经开发出一种技术，可望提升在芯片上写入图案的高速电子束光刻解析度，甚至可达9nm，远小于原先所预期的尺寸。 發(fā)表于：2011/7/26 Lattice针对BGA封装PLD设计的低成本布板技术 日益复杂的系统要求推动了对于提高PLD逻辑密度和增加I/O引脚的需求。因此，球栅阵列(BGA)成为了PLD可选的封装方式。BGA封装选择，如片级BGA，精细间距BGA和芯片阵列BGA，已经很大程度上取代了在大多数PLD上最常用的四方扁平封装(QFP)。BGA受到系统设计师的广泛欢迎，主要是由于其具有较高的I/O密度，从而大大提高了引脚数与电路板面积比，因为它比QFP封装具有更小的封装尺寸，因而也是空间受限应用的理想选择。它可以节省电路板面积及其封装本身的高度。BGA封装的其他主要优点包括：更好的散热性能、更小的未对准公差、可靠的封装结构和经验证的组装流程。 發(fā)表于：2011/7/25 基于DSP Builder的DDS设计及其FPGA实现 利用可编程逻辑芯片设计DDS的方法通常是采用VHDL语言输入和原理图法相结合来设计整个信号发生电路，这种方法通常需要调用很多模块，综合性较强，对设计者要求较高。本文利用QuartusⅡ和Matlab/Simulink之间的接口工具DSP Builder来设计整个DDS系统，DSP Builder具备一个友好的开发环境，并且和QuartusⅡ交互性强，易于使用。设计者只需简单了解VHDL描述语言，就可以直接调用已经建立好的Matlab和Simulink设计流程，通过Simulink的图形化界面进行建模、系统级仿真，并子对调用QuartusⅡ进行综合，网表生成和适配，最后完成向FPGA的配置下载过程。 發(fā)表于：2011/7/25 基于FPGA的DDS励磁恒流源设计 文中提出一种基于FPGA的DDS信号发生器。信号发生电路采用直接数字频率合成技术，即DDS(Direct Digital Frequency Synth-esis)。它是以全数字技术，从相位概念出发，直接合成所需波形的一种新的频率合成技术。是将先进的数字处理技术和方法引入信号合成领域，把一系列数字量形式的信号通过数／模转换器转换成模拟信号，在时域中进行频率合成。直接数字频率合成器的主要优点是：输出信号频率相对带宽较宽；频率分辨力好、转换时间快；频率变化时相位保持连续；集成度高，体积小，控制方便等。整个信号源系统采用数字闭环控制，通过对励磁电流瞬时值经PID闭环控制，使得励磁电流可瞬时跟踪给定幅值，加快系统动态响应，提高非线性负载适应力，其较传统的信号源能更好地满足磁性测试设备的需求。 發(fā)表于：2011/7/25 串行AD与FPGA在微型数据记录仪中的应用 系统运用FPGA电平控制多通道A／D转换器不同通道的选通，相比较单片机而言，更为稳定可靠，采集数据流完整，使用基于FLASH架构的Actel公司FPGA进一步降低了微型数据记录仪系统的功耗，同时提高了系统在电磁干扰较强环境的稳定性。 發(fā)表于：2011/7/25 <…371372373374375376377378379380…>
