EDA與制造相關文章 用LatticeXP FPGA 橋接吉比特媒體獨立接口 LatticeXP將低成本的FPGA結構和非易失、可無限重構的ispXP（eXpanded Programmability：拓展了的可編程性）技術結合起來，能實現(xiàn)瞬時上電和單芯片應用，還具備出色的安全性。LatticeXP提供了一種用于替代基于SRAM的FPGA和與之相關的引導存儲器的低成本選擇方案。由于新的LatticeXP器件采用了130納米閃存硅處理工藝、優(yōu)化的器件結構和專有的電路設計，其芯片尺寸比萊迪思過去的非易失FPGA降低了80%以上。 發(fā)表于：2011/1/16 USB OTG的IP Core設計與FPGA驗證 由于USB總線是主從式結構，且設備的主從特性在設備設計時就已經(jīng)固定，這樣就很不利于設備間點對點的數(shù)據(jù)傳輸。這種以計算機為核心的數(shù)據(jù)傳輸結構，非常不利于USB總線在嵌入式行業(yè)的應用，因為這些設備一般都要求具有與計算機通信的USB設備功能，同時也要求具有連接其他USB設備的主機功能。為了解決這一問題，USB OTG規(guī)范作為USB2．O規(guī)范的補充出臺了。本文介紹一款USB OTG IP核的設計與實現(xiàn)，該設備控制器可作為IP核用于SoC系統(tǒng)中，完成與主機控制器的通信，并能與普通的USB從設備進行通信。 發(fā)表于：2011/1/16 基于FPGA的∑-Δ D/A轉換器的設計與實現(xiàn) 數(shù)模轉換器可以將一個二進制數(shù)字量轉換成與該數(shù)字量成正比的電壓值，可應用于可編程電壓源、波形發(fā)生器等。本文采用數(shù)字化技術，用FPGA實現(xiàn)了一個簡單的一階8位∑-Δ 型DAC，只占用幾個CLB。FPGA的速度和柔性的輸出結構非常適合該DAC的實現(xiàn)。 發(fā)表于：2011/1/16 基于FPGA的光電抗干擾電路設計方案 光電靶的基本原理是：當光幕內的光通量發(fā)生足夠大的變化時，光電傳感器會響應這種變化而產(chǎn)生電信號。這就是說，一些非彈丸物體在穿過光幕時也會使得光幕內光通量發(fā)生變化以至光電傳感器產(chǎn)生電信號。從原理上，這種現(xiàn)象并非異常，而對測試來講則屬于干擾。在具體靶場測試中，當干擾嚴重時會導致測試根本無法進行。因此，如何排除干擾，保證系統(tǒng)的正常運行，是一個必須解決的問題。 發(fā)表于：2011/1/16 基于并行流水線結構的可重配FIR濾波器的FPGA實現(xiàn) 在用FPGA或專用集成電路實現(xiàn)數(shù)字信號處理算法時，計算速度和芯片面積是兩個相互制約的主要問題。實際應用FIR濾波器時，要獲得良好的濾波效果，濾波器的階數(shù)可能會顯著增加，有時可能會多達幾百階。因此，有必要在性能和實現(xiàn)復雜性之間做出選擇，也就是選擇不同的濾波器實現(xiàn)結構。這里運用并行流水線結構來實現(xiàn)速度和硬件面積之間的互換和折衷。 發(fā)表于：2011/1/16 基于FPGA的SoftSerdes設計與實現(xiàn) 串行I／O技術所需的時鐘數(shù)據(jù)恢復(CDR)技術和CDR技術所需的模擬鎖相環(huán)(PLL)通常會降低電路性能。為此，文中給出了一種基于FPGA的新型全數(shù)字串／并轉換設計方案。 發(fā)表于：2011/1/16 FPGA實現(xiàn)FIR抽取濾波器的設計 采用基于分布式算法思想的方法來設計FIR濾波器，利用FDAt001設計系統(tǒng)參數(shù)，計算濾波器系數(shù)，同時為了要滿足系統(tǒng)要求考慮系數(shù)的位數(shù)。根據(jù)FIR數(shù)字濾波器結構，對FIR數(shù)字濾波器的FPGA實現(xiàn)方法進行分析。 發(fā)表于：2011/1/15 FPGA軟件無線電 軟件無線電技術給正在開發(fā)無線電架構的工程師帶來力量。編程中頻（IF）帶寬、調制、編碼模式和其他無線電功能的能力廣泛引起注意的。除了提供所有這些靈活性外，軟件無線電必須改善靈敏度，動態(tài)范圍和鄰信道抑制性能。軟件無線電仍然是無線電，但它必須被比正在替代的通常無線電執(zhí)行的更好。 發(fā)表于：2011/1/14 一種基于FPGA的驅動接口電路的設計 針對在自動控制系統(tǒng)設計領域和通信領域中有著廣泛運用的AD7862芯片, 介紹了一種基于FPGA 的驅動接口電路的設計。闡述了AD7862的特點及基本功能, 以及基于這些功能特點的驅動時序, 并以此時序為基礎在FPGA 芯片中實現(xiàn)了AD7862 的驅動電路。給出了主要的VHDL代碼以及最終的仿真測試結果, 實現(xiàn)了對AD7862芯片的穩(wěn)定可靠驅動, 同時也驗證了所設計驅動電路的正確性。 發(fā)表于：2011/1/14 TI評估用于系統(tǒng)級芯片集成的各種處理技術方案 帶有多個處理單元的SoC器件目前是產(chǎn)品設計鏈上的重要一環(huán)。本文綜合各種因素評估了不同處理單元的優(yōu)缺點，并通過衛(wèi)星無線電接收器的設計實例幫助開發(fā)人員理解SoC所涉及處理任務之間的復雜平衡并有效掌握系統(tǒng)功能的劃 發(fā)表于：2011/1/12 Cadence為復雜的FPGA/ASIC設計提高驗證效率 全球電子設計創(chuàng)新企業(yè)Cadence設計系統(tǒng)公司，日前宣布在幫助ASIC與FPGA設計者們提高驗證效率方面取得最新重大進展。加上對最新AccelleraUniversalVerificationMethodology(UVM)1.0業(yè)界標準的全面支持，600多種新功能擴展了指標驅動型驗證（MDV）的范圍，幫助工程師實現(xiàn)更快、更全面的驗證閉合與硅實現(xiàn)。 發(fā)表于：2011/1/12 應對FPGA/SDI子系統(tǒng)中的高速板布局挑戰(zhàn) 簡介電視和影院已經(jīng)進入數(shù)字時代。視頻圖像曾以標準傳輸率(270Mb/s)傳輸，后來升級到高傳輸率(1.485Gb/s)，現(xiàn)在已上升到3Gb/s。更高傳輸率實現(xiàn)了更高分辨率的娛樂圖像傳輸，但同時也使硬件工程師和物理布局設計師 發(fā)表于：2011/1/11 電子密碼鎖的EDA設計與實現(xiàn) 隨著社會物質財富的日益增長，安全防盜已成為全社會關注的問題?；贓DA技術設計的電子密碼鎖，以其價格便宜、安全可靠、使用方便，受到了人們的普遍關注。而以現(xiàn)場可編程邏輯器件(FPGA)為設計載體，以硬件描述語言(VHDE)為主要表達方式，以QuartusⅡ開發(fā)軟件和GW48EDA開發(fā)系統(tǒng)為設計工具設計的電子密碼鎖，由于其能夠實現(xiàn)數(shù)碼輸入、數(shù)碼清除、密碼解除、密碼更改、密碼上鎖和密碼解除等功能，因此，能夠滿足社會對安全防盜的要求。 發(fā)表于：2011/1/10 首款利用分布式計算技術進行布局布線的IC方案 TalusVortexFX可顯著提高生產(chǎn)率并提供更高容量，從而使得設計師能夠順暢地實現(xiàn)具有數(shù)百萬個單元的設計，在使用現(xiàn)有硬件資源的同時運用串擾規(guī)避、高級片上變異（AOCV）和多模多角（MMMC）分析功能每天產(chǎn)生200-500萬個單元級電路。TalusVortexFX是超大型復雜的先進節(jié)點設計的理想解決方案。 發(fā)表于：2011/1/10 基于PROTEUS技術的ARM7顯示系統(tǒng)設計與仿真實現(xiàn) 基于PROTEUS技術的ARM7顯示系統(tǒng)設計與仿真實現(xiàn),本文通過液晶模塊、LPC2138芯片組合設計出一個顯示系統(tǒng)，同時運用Proteus技術對ARM7的LCD顯示系統(tǒng)進行仿真，從而得到一種比較方便快捷的方式去學習ARM或設計ARM產(chǎn)品。 發(fā)表于：2011/1/10 ?…454455456457458459460461462463…?
