123,123

从ISSCC 2014看集成电路的发展趋势

第61届 IEEE国际固态电路会议（ISSCC 2014）将于2014年2月9日~13日在美国加州旧金山举行。ISSCC在国际上受到极大关注，被称为集成电路行业的奥林匹克大会。可以毫不夸张地说，几乎所有集成电路最重要的成果都是首先在ISSCC上公布的，如第一块集成电路处理器、EEPROM、DRAM。近几年，集成电路的发展无论是制造还是设计都在向亚洲转移，ISSCC的论文数也反应出了这一趋势，有近40%的论文来自亚洲。

發(fā)表于：2013/11/26

Cadence宣布推出Interconnect Workbench 用于进行基于ARM片上系统的性能分析与验证

全球电子设计创新领先企业Cadence设计系统公司（NASDAQ: CDNS）今天宣布推出Cadence® Interconnect Workbench。Interconnect Workbench是一种软件解决方案，在整个片上系统设计过程对互连进行周期精确的性能分析，能在关键流量状况下快速识别出设计问题，并帮助用户改进器件性能、加快产品上市。Interconnect Workbench搭配Cadence Interconnect Validator，组成了一套完整的功能验证与性能检验解决方案。

發(fā)表于：2013/11/8

Altium携手MCAD厂商全力打造机电协同设计解决方案

智能系统设计自动化的全球领导者及3D PCB 设计解决方案（Altium Designer）和嵌入软件开发（TASKING）供应商Altium有限公司近日宣布与多家MCAD厂商携手合作，共同打造无缝集成的机电协同设计解决方案，助力工程师增强协作效率，简化产品设计开发流程，以更短的研发时间实现创新性设计。

發(fā)表于：2013/10/11

Cadence宣布提供业界首款HDMI 2.0验证IP

全球电子设计创新领先企业Cadence设计系统公司（纳斯达克股票代码：CDNS）今天宣布可提供业界首款支持全新HDMI 2.0规范的验证IP（VIP）。这款VIP使设计师们可以快速彻底地验证其片上系统（SoC）是否符合HDMI 2.0规范，从而加速批量生产的准备时间。这款用于HDMI 2.0的Cadence VIP支持各种主流逻辑模拟器、验证语言及包括UVM（Universal Verification Methodology）在内的方法学。

發(fā)表于：2013/9/27

瑞萨通过Mentor Graphics公司TestKompress/LogicBIST混合解决方案以降低成本、提高品质

Mentor Graphics公司（纳斯达克代码：MENT）日前宣布瑞萨电子正在使用Tessent® TestKompress®/LogicBIST混合解决方案，以应对ISO 26262标准规定的对安全很重要的测试要求。这种混合方法要求的测试逻辑非常少，从而提供完整的解决方案：既包括用于实现低每百万缺陷数量（DPM）的高压缩率扫描测试、又有内置自检（BIST）。Mentor的混合测试功能非常适合于汽车等行业的高可靠性应用。

發(fā)表于：2013/9/26

AWSC选择Mentor Graphics Calibre纳米平台用于验证先进砷化镓无线集成电路

Mentor Graphics公司（纳斯达克代码：MENT）今天宣布，宏捷科技股份有限公司（AWSC）已经选择Calibre®nmDRC™和nmLVS™产品作为其针对手机和其他无线应用中砷化镓集成电路的金级核签物理验证解决方案。作为其提供的代工服务的一部分，AWSC将为客户提供Calibre设计规则检查，以帮助他们确保在交付AWSC投产之前，他们的设计是无瑕疵并满足所有生产要求的。

發(fā)表于：2013/9/18

Altium发布面向Linear Technology的全新PCB设计库，提供3D CAD数据及实时供应链信息

智能系统设计自动化的全球领导者及3D PCB 设计解决方案（Altium Designer）和嵌入软件开发（TASKING）供应商Altium有限公司近日发布采用LinearTechnology电源管理产品的全新板级设计元件库。使用Altium电子设计软件Altium Designer的设计人员现可通过AltiumLive网站，直接获得13,000余款全新板级元件模型及相应的供应链信息，如来自Digi-Key、Mouser和Farnell等分销商与供应商的实时价格及供货信息等。

發(fā)表于：2013/9/18

Cadence 推出 Palladium XP II 验证平台和系统开发增强套件

为了进一步缩短半导体和系统制造商的产品上市时间，全球电子设计创新领先企业Cadence 设计系统公司(NASDAQ:CDNS) 今日推出Palladium® XP II 验证计算平台，它作为系统开发增强套件的一部分，可显著加快硬件和软件联合验证的时间。Palladium XP II 平台是屡获殊荣的Palladium XP 仿真系统的更新产品，最多可以将验证性能再提高50%，更将其业界领先的容量扩展至23 亿门。通过降低功耗并提高容量，客户现在可以在更小的系统配置上运行更多的测试，从而降低总体拥有成本。

發(fā)表于：2013/9/12

MathWorks 发布 2013b 版 MATLAB 和 Simulink 产品系列

MathWorks 近日宣布发布2013b 版 (R2013b) 的MATLAB 和 Simulink 产品系列。在 R2013b 版的 MATLAB 和 Simulink 中不仅新增了分析、设计、代码生成和实现以及其他功能，同时该版本还新添了两款 Polyspace 产品以及其他 79 款产品的更新。

發(fā)表于：2013/9/11

MathWorks 引入两款 Polyspace 代码验证新产品

MathWorks 近日宣布引入两款新的代码验证工具以扩充其 Polyspace 产品系列：Polyspace Code Prover 和 Polyspace Bug Finder。此外，公司还于同时宣布推出 2013b 版。新增的这两款产品提供了端到端软件验证功能，供早期开发阶段使用，其中涵盖了查找缺陷、检查代码规则以及证明不存在运行时错误。由此便可确保嵌入式软件的稳健性，使其能够以最高级别的质量和安全性运行。

發(fā)表于：2013/9/11

中芯国际采用Cadence数字流程新增高级功能，以节省面积、降低功耗和提高性能

全球电子设计创新领先企业Cadence设计系统公司（NASDAQ: CDNS) 与中芯国际集成电路制造有限公司（“中芯国际”，纽约证券交易所：SMI ，香港联交所：981），中国内地规模最大、技术最先进的集成电路晶圆代工企业，今日共同宣布中芯国际已采用Cadence® 数字工具流程，应用于其新款SMIC Reference Flow 5.1，一款为低功耗设计的完整的RTL-GDSII 数字流程。Cadence流程结合了先进功能，以帮助客户为40纳米芯片设计提高功率、性能和面积。流程中使用的Cadence工具有：RTL Compiler、Encounter® Digital Implementation System、Encounter Conformal® Low Power、Cadence QRC Extraction、TempusTM Timing Signoff Solution、Encounter Power System、Physical Verification System和Cadence CMP Predictor。

發(fā)表于：2013/9/5

华力微电子基于Cadence公司Encounter 数字技术开发55纳米平台的参考设计流程

全球电子设计创新领先企业Cadence设计系统公司（NASDAQ:CDNS）与上海华力微电子有限公司，今天共同宣布华力微电子基于Cadence ® Encounter® 数字技术交付出55纳米平台的参考设计流程。从现在起，华力微电子首次在其已建立的55 纳米工艺平台上实现了从RTL到GDSII的完整流程，它也是Cadence与上海华力紧密合作的结果。

發(fā)表于：2013/8/16

Altium将原生3D PCB的ECAD与MCAD集成提升到新高度

智能系统设计自动化的全球领导者及3D PCB 设计解决方案（Altium Designer）和嵌入软件开发（TASKING）供应商Altium有限公司近日宣布与Desktop EDA公司合作，面向设计人员推出先进的ECAD与MCAD集成。增加了新功能的Desktop EDA Solidworks Modeler与IDF Modelers应用目前已经可以通过Altium Designer获取和使用。

發(fā)表于：2013/8/15

意法半导体(ST)、ARM和Cadence联合向Accellera 系统促进会提交三个新方案，旨在提高不同工具模型之间的互通性

意法半导体、ARM和Cadence Design Systems公司天宣布，三方已向Accellera系统促进会（Accellera Systems Initiative）的SystemC语言工作组提交了三个新的技术方案。此次三方合作将进一步提高不同模型工具之间的互通性，满足电子系统级层级(ESL ，Electronic System-Level)设计的要求。

發(fā)表于：2013/8/5

一种带AGC功能的RGC输入前置放大器设计

基于标准CMOS 0.18 μm工艺，设计了一种带AGC功能的光接收机RGC输入前置放大器。该放大器采用电压并联负反馈结构；输入级采用RGC结构以拓展带宽，从而解决了宽带宽与高跨阻之间的矛盾；输出级接入单端转差分结构，使输出的信号能直接输入到后续的主放大器中；嵌入自动增益控制技术AGC，以解决输入动态范围与高跨阻、低噪声之间的矛盾。同时，选用SIMC 0.18 μm工艺库进行了模拟仿真。结果显示，当光接收机输入光功率为-10 dBm、电源电压为1.8 V、光检测器的寄生电容为0.5 pF时，此放大器具有良好的等效电流输入曲线和幅频特性。

發(fā)表于：2013/8/2