EDA與制造相關(guān)文章 DSP的電磁兼容性問題探討 1引言自從20世紀(jì)80年代初期第一片數(shù)字信號處理器芯片（DSP）問世以來，DSP就以數(shù)字器件特有的穩(wěn)定性、可重復(fù)性、可大規(guī)模集成、特別是可編程性和易于實(shí)現(xiàn)自適應(yīng)處理等特點(diǎn)，給數(shù)字信號處理的發(fā)展帶來了巨大 發(fā)表于：2011/1/7 一種全新的深亞微米IC設(shè)計方法 眾所周知，傳統(tǒng)的IC設(shè)計流程通常以文本形式的說明開始，說明定義了芯片的功能和目標(biāo)性能。大部分芯片被劃分成便于操作的模塊以使它們可以分配給多個設(shè)計者，并且被EDA工具以塊的形式進(jìn)行分析。邏輯設(shè)計者用Verilog或VHDL語言寫每一塊的RTL描述，并且仿真它們，直到這個RTL描述是正確的。 發(fā)表于：2011/1/6 OLE_LINK31OLE_LINK30吉林大學(xué)汽車工程學(xué)院為全院師生提供 MathWorks 軟件 OLE_LINK10OLE_LINK6OLE_LINK7OLE_LINK11OLE_LINK8OLE_LINK9許可協(xié)議讓學(xué)生可以學(xué)習(xí)和了解世界領(lǐng)先汽車公司所使用的產(chǎn)品、技術(shù)和實(shí)用方法 發(fā)表于：2011/1/5 應(yīng)對FPGA/SDI子系統(tǒng)中的高速板布局挑戰(zhàn) SDI板布局的難點(diǎn)在于設(shè)計一種方案，可以最大限度減少75Ω端口上很多外部元件引起的阻抗失配。使用75Ω微帶線以及與無源元件的接合焊盤尺寸相當(dāng)?shù)嫩E線寬度可以實(shí)現(xiàn)使阻抗失配降到最低的目標(biāo)。使用第二接地基準(zhǔn)就可以為連接到高針腳數(shù)FPGA的100Ω差分跡線靈活選擇較細(xì)跡線寬度。務(wù)必使用75Ω受控阻抗設(shè)計良好的BNC布局。建議在信號路徑上查找因布局結(jié)構(gòu)變化引起的阻抗變化，并設(shè)計一種方式可以抵消過多電感或電容以保持目標(biāo)特征阻抗值。通過遵循幾個簡單的布局指導(dǎo)原則，可以設(shè)計符合SDI高信號保真要求的板，并實(shí)現(xiàn)高密度連接至FPGA。 發(fā)表于：2011/1/5 大型設(shè)計中FPGA的多時鐘設(shè)計策略 利用FPGA實(shí)現(xiàn)大型設(shè)計時，可能需要FPGA具有以多個時鐘運(yùn)行的多重數(shù)據(jù)通路，這種多時鐘FPGA設(shè)計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數(shù)、異步時鐘設(shè)計和時鐘/數(shù)據(jù)關(guān)系。設(shè)計過程中最重要的一步是確定要用多少個不同的時鐘，以及如何進(jìn)行布線，本文將對這些設(shè)計策略深入闡述。 發(fā)表于：2011/1/5 無功功率計量中移相法的FPGA實(shí)現(xiàn) 無功功率計量方法中的移相法有兩種實(shí)現(xiàn)方法，一種是基于采樣點(diǎn)平移，另一種是利用希爾伯特濾波器。在Matlab上對這兩種方法進(jìn)行了設(shè)計、仿真，并采用EP2C50型號的FPGA實(shí)現(xiàn)了希爾伯特濾波器。數(shù)據(jù)表明基于采樣點(diǎn)平移的方法有局限性，而希爾伯特移相無功算法具有移相準(zhǔn)確的特點(diǎn)，保證了無功功率的精確計量。 發(fā)表于：2010/12/30 FMT多載波技術(shù)及其SystemView仿真實(shí)現(xiàn) 在無線通信中，高速數(shù)據(jù)傳輸常常受限于ISI的影響，而FMT多載波技術(shù)采用并行處理方法能有效地突破這種限制。介紹了FMT多載波的理論推導(dǎo)，設(shè)計了FMT+QPSK的應(yīng)用實(shí)例，結(jié)合SystemView軟件給出了仿真結(jié)果。 發(fā)表于：2010/12/29 PCB板級屏蔽腔和系統(tǒng)設(shè)計開發(fā) 印刷電路板設(shè)計是影響許多電子產(chǎn)品功效的重要因素。生產(chǎn)出可靠的產(chǎn)品并成功占領(lǐng)市場，是對仔細(xì)考慮所有設(shè)計問題的最大回報。選擇適當(dāng)?shù)陌寮壠帘吻恢皇浅晒υO(shè)計的一個方面，同時還應(yīng)仔細(xì)考慮如工作環(huán)境，待生產(chǎn)產(chǎn) 發(fā)表于：2010/12/29 設(shè)計PCB中電磁干擾的注意事項 正確設(shè)計PCB，對于防止電磁干擾至關(guān)重要。下面介紹一些注意事項。1、在設(shè)計印制板時，應(yīng)遵循減小干擾源、減小噪聲傳播與耦合，減小噪聲吸收這三條原則。單片機(jī)測控系統(tǒng)通?？煞秩齻€區(qū)域：模擬電路區(qū)域（易受干擾） 發(fā)表于：2010/12/29 PCB安全距離詳解 安全距離包括電氣間隙(空間距離)，爬電距離(沿面距離)和絕緣穿透距離電氣間隙：兩相鄰導(dǎo)體或一個導(dǎo)體與相鄰電機(jī)殼表面的沿空氣測量的最短距離。爬電距離：兩相鄰導(dǎo)體或一個導(dǎo)體與相鄰電機(jī)殼表面的沿絕絕緣表面測量的最短距離。 發(fā)表于：2010/12/29 PCB外形加工技巧 一、印制板外形加工方法：⑴銑外形。利用數(shù)控銑床加工外形，需提供銑外形數(shù)據(jù)以及相應(yīng)管位孔文件，這些數(shù)據(jù)均由編程人員提供，由于印制板拼板間距不可能很大，一般為3mm左右，因此銑刀直徑一般為3mm。先在銑床墊 發(fā)表于：2010/12/29 MAX1032結(jié)合CPLD的應(yīng)用 本文主要介紹MAX1032采樣芯片以及使用CPLD對MAX1032采樣進(jìn)行控制的方法。事實(shí)上，雖然微控制器也能對MAX1032進(jìn)行方便的控制，但使用CPLD來控制系統(tǒng)外圍設(shè)備，可以節(jié)省微控制器的資源，減輕其負(fù)擔(dān)，同時可以讓其處理更復(fù)雜的信息，而利用CPLD對時序進(jìn)行控制則更精確。 發(fā)表于：2010/12/29 FPGA與PCB板焊接連接失效 問題描述：81%的電子系統(tǒng)中在使用FPGA，包括很多商用產(chǎn)品和國防產(chǎn)品，并且多數(shù)FPGA使用的是BGA封裝形式。BGA封裝形式的特點(diǎn)是焊接球小和焊接球的直徑小。當(dāng)FGPA被焊在PCB板上時，容易造成焊接連接失效。焊接 發(fā)表于：2010/12/29 設(shè)計與驗(yàn)證復(fù)雜SoC中可綜合的模擬及射頻模型 設(shè)計用于SoC集成的復(fù)雜模擬及射頻模塊是一項艱巨任務(wù)。本文介紹的采用基于性能指標(biāo)規(guī)格來優(yōu)化設(shè)計(如PLL或ADC等)的方法，可確保產(chǎn)生可制造性的魯棒性設(shè)計。通過這樣的設(shè)計，開發(fā)者能在保證成本效益和不超預(yù)算的前提下 發(fā)表于：2010/12/29 淺析PCB電鍍純錫缺陷 一、前言在線路板的制作過程中，多數(shù)廠家因考慮成本因素仍采用濕膜工藝成像，從而會造成圖形電鍍純錫時難免出現(xiàn)“滲鍍、亮邊(錫薄)”等不良問題的困擾，鑒于此，本人將多年總結(jié)出的鍍純錫工藝 發(fā)表于：2010/12/29 ?…456457458459460461462463464465…?
