ADVANTEST采用SpringSoft VERDI偵錯(cuò)系統(tǒng)為其設(shè)計(jì)標(biāo)準(zhǔn)流程
發(fā)表于:2011/10/18
如何使用Altium Designer內(nèi)CVS管理設(shè)計(jì)數(shù)據(jù)?
發(fā)表于:2011/10/12
富士電子使用Cadence Virtuoso加速并行仿真器將開發(fā)時(shí)間減少25%
發(fā)表于:2011/10/11
富士通采用Cadence DFM技術(shù)為標(biāo)準(zhǔn)用于其28納米ASIC與混合信號(hào)設(shè)計(jì)
發(fā)表于:2011/9/27
